← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2011第12期Data Converters45nm

Digital Approaches to ISI-Mitigation in High-Resolution Oversampled Multi-Level

提出一种新的数字信号处理方法，用于在过采样多级DAC中同时抑制ISI和静态失配误差。
45 nm CMOS, 3.072 MHz
数字信号处理ISI抑制多级DAC数据加权平均音频DAC
▸创新点1：新的ISI整形算法 - 提出了一种创新的数字信号处理算法，通过动态调整DAC单元权重来同时抑制符号间干扰（ISI）和静态失配误差，相比传统方法（如DWA）在低信号电平下减少了大信号偶次失真和频率调制谐波，显著提高了音频DAC的线性度和信噪比（>10dB改进）。
▸创新点2：数学分析框架 - 建立了首个针对ISI误差的系统化数学模型，可量化比较不同失配整形算法（如MMS）的ISI敏感性，为算法优化提供理论依据，解决了传统依赖经验调参的问题。
▸创新点3：消除传统ISI缓解技术依赖 - 通过纯数字域处理替代了布局敏感、工艺依赖的模拟补偿技术（如时钟树优化或模拟预加重），在45nm CMOS工艺中验证了仅需3.072MHz单相时钟即可实现高性能，降低了设计复杂度和制造成本。
▸创新点4：硬件验证创新 - 在电流导向型NRZ DAC架构中集成数字ISI整形模块，实验表明该方案在保持0.001% THD+N的同时，将带外噪声降低至-120dB，且无需额外校准电路。
Abstract
mi Hezar , Member , IEEE, Burak Kelleci , Member , IEEE, Halil Kiper, Member , IEEE, and Mounir Fares , Member , IEEE Abstract—A new digital signal processing approach to shaping intersymbol interference (ISI) and static mismatch errors simul- taneously in oversampled multi-level digital to analog converters (DAC) has recently been proposed. In this paper , a mathematical framework is established for analyzing ISI errors as well as comparing the ISI sensitivities of different mismatch shaping al