← 返回 JSSC 论文列表JSSC 2019第2期Data Converters130nm
Improved Power-EM Side-Channel Attack Resistance of 128-Bit AES Engines With Ran
通过随机快速电压抖动和时钟调制技术提升AES引擎的抗侧信道攻击能力
37倍TVLA峰值降低，692倍CPA最小追踪数增加
侧信道攻击AES电压抖动电磁分析功耗分析
▸创新点1：随机快速电压抖动(RFVD)技术，通过在AES引擎的电源输入中引入随机电压变化，有效模糊了功耗特征，使得高阶测试向量泄漏评估(TVLA)峰值降低了37倍，显著提升了抗侧信道攻击能力。
▸创新点2：集成电压调节器(IVR)结合键合线电感，实现了高效的电源噪声管理，为RFVD提供了稳定的随机电压抖动基础，同时优化了整体系统的功耗效率。
▸创新点3：全数字时钟调制(ADCM)电路，通过随机调整时钟边缘，进一步增加了攻击者提取密钥的难度，使得相关性电磁分析(CEMA)的最小披露轨迹(MTD)增加了37倍。
▸创新点4：系统级创新，结合RFVD、IVR和ADCM，构建了一个多层次防护体系，显著提升了AES引擎在实际应用中的安全性，同时保持了较低的硬件开销和功耗。
Abstract
This paper demonstrates the improved power and
electromagnetic (EM) side-channel attack (SCA) resistance
of 128-bit Advanced Encryption Standard (AES) engines in
130-nm CMOS using random fast voltage dithering (RFVD)
enabled by integrated voltage regulator (IVR) with the bond-wire
inductors and an on-chip all-digital clock modulation (ADCM)
circuit. RFVD scheme transforms the current signatures with
random variations in AES input supply while adding random
shifts in the clock edges in the presen