JSSC 2019第4期Memory40nmEmerging Memory

Logic Process Compatible 40-nm 16-Mb EmbeddedPerpendicular-MRAM With Hybrid-Resi

40纳米逻辑工艺兼容16Mb嵌入式垂直MRAM，采用混合电阻参考和单元位置补偿技术提升读取性能。

40nm CMOS, <±1 µA分辨率, 17.5 nS读取时间, -40°C至125°C工作温度

MRAM垂直磁存储器混合电阻参考电流模式感应放大器逻辑工艺兼容

▸混合电阻参考(HRR)技术：该方法创新性地结合了不同电阻特性，通过动态调整参考电阻值来适应MRAM单元的变化，显著提高了读取精度（<±1 µA分辨率）和温度稳定性（-40°C至125°C）。

▸可调电流模式锁存型感应放大器(C LSA)：电路创新设计采用电流模式与锁存结构结合，支持动态微调，解决了MRAM读取裕量小的问题，实现17.5 nS的高速读取，并兼容多工艺节点（如40nm和22nm）。

▸单元位置补偿技术：系统级创新通过分析单元物理位置对电阻的影响，引入补偿算法，降低空间相关性误差，使22nm测试芯片的晶圆级平均原始误码率(BER)达0.2 ppm，95%分位芯片BER<2 ppm。

▸逻辑工艺兼容性设计：工艺创新在40nm CMOS工艺中实现嵌入式垂直MRAM，无需额外掩模步骤，验证了MRAM与标准逻辑工艺的集成可行性，为大规模量产提供技术路径。

Abstract

A new MRAM reference and sensing circuit that can achieve <±1 µA resolution and 17.5 nS read access from −40 °C to 125 °C is presented in this paper. A trimmable current- mode latch-type sense ampliﬁer (C LSA) with hybrid-resistance- reference (HRR) and cell location compensation is proposed to resolve small read margin of MRAM. Silicon data measurement is presented to demonstrate a logic-process compatible, fully func- tional 16-Mb perpendicular MRAM in 40-nm CMOS process. Similar read circuit