JSSC 2019第6期Digital Circuits65nmNeural Network Accelerator

A 230260-GHz Wideband and High-Gain Amplifier in 65-nm CMOS Based on Dual-Peak G

基于双峰最大增益核心的65nm CMOS宽带高增益放大器设计

3-dB带宽30 GHz (227.5–257.2 GHz), 增益12.4 ± 1.5 dB, 峰值PAE 1.6%, 功耗23.8 mW

宽带放大器高增益CMOS毫米波双峰增益

▸创新点1：双峰最大增益核心设计（方法创新） - 通过设计双峰最大增益（Gmax）核心，实现在两个频率点同时接近理论最大增益，显著扩展了放大器的带宽（30 GHz）并保持高增益（12.4 dB），解决了传统单峰设计带宽受限的问题。

▸创新点2：增益补偿匹配网络（电路创新） - 输入、输出和级间匹配网络采用增益补偿设计，动态抵消双峰Gmax核心的增益波动，确保在宽频带（227.5–257.2 GHz）内增益平坦度（±1.5 dB），提升整体稳定性。

▸创新点3：四阶段相同核心结构（系统创新） - 采用四级相同双峰Gmax核心的级联架构，每级增益优化至3.1 dB/级，在低功耗（23.8 mW）下实现高总增益（12.4 dB）和宽带宽，结构可扩展性强。

▸创新点4：高效率与紧凑性（工艺创新） - 在65-nm CMOS工艺中集成高频放大器，实现1.6%的峰值PAE和227-257 GHz工作频段，为硅基太赫兹电路提供了高性价比解决方案。

Abstract

This paper proposes a wideband and high-gain ampliﬁer design technique based on a dual-peak maximum achievable gain ( G max) core. The proposed technique achieves a power gain close to Gmax at two frequencies simultaneously, thereby enabling the implementation of a wideband and high-gain ampliﬁer. The input, output, and interstage matching networks are designed in a gain compensating manner, considering the gain variation of the dual-peak G max-core. The four-stage ampliﬁer based on an identical