JSSC 2019第7期RF & Wireless16nm

A 085mm2 51-Efficient 11-dBm Compact DCO-DPA in 16-nm FinFET for Sub-Gigahertz I

16nm FinFET工艺下，集成DCO与DPA的亚千兆赫兹发射机，面积节省50%，效率达51%。

16nm FinFET, 0.3V, 1.8GHz, 51%效率, 11dBm输出, -116dBc/Hz相位噪声

亚千兆赫兹数字控制振荡器数字功率放大器FinFET相位噪声

▸创新点1：DCO与DPA物理集成节省面积（方法创新）。通过将单端DPA的匹配变压器直接嵌入DCO变压器内部，实现面积缩减50%，解决了传统分立设计导致的布局冗余问题，显著提升芯片集成度。

▸创新点2：反馈路径补偿DCO牵引（电路创新）。采用闭环反馈机制动态校正DCO频率因DPA负载变化引起的牵引效应，使1.8GHz DCO在1MHz偏移处保持-116dBc/Hz超低相位噪声，提升系统稳定性。

▸创新点3：绕组间电容抑制二次谐波（结构创新）。创新性引入跨绕组抵消电容结构，有效抑制DPA二次谐波至-55dBc以下，同时维持51%的功率转换效率（11dBm输出时），兼顾线性度与能效。

▸创新点4：超低压高效能系统设计（系统创新）。DCO核心仅需0.3V供电且功耗低至195μW，结合64-QAM调制下3.7%的EVM指标，实现Sub-GHz频段高能效低失真传输的协同优化。

Abstract

In this paper, we propose a sub-gigahertz trans- mitter (TX) with a physically merged digitally controlled oscil- lator (DCO) and digital power am pliﬁer (DPA). The matching transformer of single-ended DPA is placed inside the DCO trans- former to save ∼50% of area. The resulting DCO pulling is com- pensated via a feedback path and an inter-winding cancellation capacitor suppresses the second harmonic. Fabricated in 16-nm FinFET CMOS, the DPA reaches 51% efﬁciency at 11-dBm output with < −55-dBc