← 返回 JSSC 论文列表JSSC 2019第7期Clocking & PLLs16nmProcessor/CPU
A 16-nm Always-On DNN Processor With Adaptive Clocking and Multi-Cycle Banked SR
一款16纳米工艺的常开DNN处理器，采用自适应时钟和多周期存储体SRAM技术，适用于移动和物联网设备。
16nm, 0.4-1V, 1.36 GHz, 750 µW, 750 GOPS/W dense, 1.81 TOPS/W sparse
常开处理器DNN加速器自适应时钟多周期SRAM能效优化
▸创新点1：自适应时钟方案减少延迟（系统创新） - 采用基于时序错误驱动的无同步自适应时钟方案，显著降低调整延迟至纳秒级，有效应对片上电源噪声并减少时序裕量，提升系统响应速度。
▸创新点2：多周期SRAM读取提高能效（电路创新） - 通过多周期SRAM读取机制，在保持吞吐量不变的情况下降低存储器工作电压，实现全电压范围能效优化，实测能效达750 GOPS/W（稠密）和1.81 TOPS/W（稀疏）。
▸创新点3：无校准自动电压/频率调整（系统创新） - 利用非零Razor时序错误率跟踪技术实现免校准的电压/频率自动调节，支持0.4-1V宽电压范围鲁棒操作，消除传统校准开销。
▸创新点4：混合精度硬件加速架构（方法创新） - 结合16位定点精度计算单元与稀疏计算支持，在保持分类精度的同时通过动态精度调整进一步优化能效比。
Abstract
Always-on subsystems in mobile/Internet of Things
(IoT) SoCs process a variety of real-time sensor data deep neural
network (DNN) classification workloads in a heavily constrained
energy budget. This can be achieved with robust, low-voltage
circuits, and specialized hardware accelerators. We present a
16-nm always-on DNN processor, which consists primarily of a
microcontroller and a DNN accelerator with on-chip SRAM for
the model weights. The design operates robustly from 0.4 to 1-V,
with calibra