← 返回 JSSC 论文列表JSSC 2019第7期Other40nmProcessor/CPU
MrWolf An Energy-Precision Scalable Parallel Ultra Low Power SoC for IoT Edge Pr
MrWolf是一款面向物联网边缘的并行超低功耗SoC，具有能效比高的特点。
40nm CMOS, 108μW内存保持功耗, 1.6Gbit/s数据传输速率, 850MMAC/s峰值性能
物联网边缘超低功耗RISC-V并行计算能效比
▸创新点1：采用RISC-V核心的小型MCU架构（系统创新）。该SoC集成了一个仅12 kgates的超小型RISC-V MCU核心，作为基础控制单元，实现了极低的静态功耗（108μW全保持内存），同时支持通过任务卸载机制将计算密集型任务分配给八核计算集群。
▸创新点2：配备八核浮点计算引擎（架构创新）。该SoC集成一个可动态启用的八核浮点计算集群，支持32位整数（850 MMAC/s）和浮点（500 MFMAC/s）乘加运算，峰值能效达15 MMAC/s/mW（整数）和9 MFMAC/s/mW（浮点），实现了计算能力与能效的精准扩展。
▸创新点3：高效的IO子系统（电路创新）。采用自主IO子系统设计，支持1.6 Gbit/s高速外设数据直接内存访问（DMA），传输功耗低于2.5 mW，解决了传统MCU外设带宽瓶颈问题。
▸创新点4：异构计算电源管理（系统创新）。通过片上电源转换和分级电源管理技术，实现MCU、计算集群和IO子系统的能量比例供电，在153 mW总功耗下达成16.4 GOp/s算力和274 MOp/s/mW能效。
Abstract
This paper presents Mr.Wolf, a parallel ultra-low
power (PULP) system on chip (SoC) featuring a hierarchical
architecture with a small (12 kgates) microcontroller (MCU)
class RISC-V core augmented with an autonomous IO subsystem
for efficient data transfer from a wide set of peripherals. The
small core can offload compute-intensive kernels to an eight-core
floating-point capable of processing engine available on demand.
The proposed SoC, implemented in a 40-nm LP CMOS technol-
ogy, features a 108-