← 返回 JSSC 论文列表JSSC 2019第8期RF & Wireless40nm CMOSCDR
A 25-Gbs 21-pJbit Fully Integrated Optical Receiver With a Baud-Rate Clock and D
一款25-Gb/s全集成光接收器，采用波特率时钟恢复技术，实现高灵敏度和高能效。
25-Gb/s, 21-pJ/bit, BER < 10^-12, 1.7-ps rms抖动
光接收器时钟恢复能效灵敏度CMOS
▸创新点1：波特率时钟恢复技术（系统创新） - 该论文提出了一种新型波特率CDR技术，相比传统2倍过采样CDR，采样相位数量减少一半，显著降低了面积和功耗，同时保持高灵敏度，实现了21pJ/bit的高能效。
▸创新点2：混合环路滤波器设计（电路创新） - 采用模拟抽取和数字后处理的混合环路滤波器结构，既缓解了全数字环路滤波器的高速要求，又保留了可编程环路带宽的灵活性，提升了系统适应性。
▸创新点3：高灵敏度光接收前端（电路创新） - 集成型接收前端设计实现了-13.8dBm（20Gb/s）和-8.7dBm（25Gb/s）的高输入灵敏度，BER<10^-12，同时保持1.7ps rms的低抖动。
▸创新点4：微型化单芯片集成（系统创新） - 在40nm CMOS工艺下实现全集成光接收器，芯片面积仅0.09mm²，整合了前端放大器、CDR和1:4解复用器，达到25Gb/s高速传输。
Abstract
This paper presents the design of a single-chip,
25-Gb/s optical receiver comprising of a front-end amplifier,
a clock and data recovery (CDR), and a 1:4 demultiplexer.
Incorporating with an integrating-type receiver front end, a new
baud-rate CDR is proposed to achieve both high sensitivity
and highly energy-efficient operations. Compared to conventional
2× oversampling CDRs that require edge samples for timing
adjustment, the baud rate CDR reduces the number of sampling
phases by half to save bo