← 返回 JSSC 论文列表JSSC 2019第8期Other65nm
An Energy-Efficient Reconfigurable DTLS Cryptographic Engine for Securing Internet
首款DTLS协议硬件实现，专为物联网设计，能效比软件提升438倍。
65nm CMOS, 0.8V, 16MHz, 44.08 µJ/handshake, 0.89 nJ/byte
DTLS协议物联网安全硬件加速能效优化RISC-V
▸创新点1：可重构素数域椭圆曲线密码加速器（方法创新）。该设计通过动态可重构架构支持多种素数域ECC曲线参数，实现硬件资源复用，相比软件实现提升238倍能效，相比现有硬件加速器提升9倍能效。
▸创新点2：全硬件DTLS 1.3协议栈实现（系统创新）。首次在硬件层面完整实现握手协议、记录层协议及密钥派生流程，能效较软件提升438倍，代码体积仅8KB，数据内存占用仅3KB。
▸创新点3：异构计算架构集成（系统创新）。将密码加速器与RISC-V处理器深度耦合，通过专用指令扩展实现任务卸载，在非DTLS应用场景下仍能实现最高100倍的能效优化。
▸创新点4：65nm CMOS工艺能效优化（电路创新）。采用电压频率缩放技术（0.8V/16MHz），实测握手能耗44.08μJ/次，数据加密能耗0.89nJ/字节，创下同类硬件最低能耗记录。
Abstract
This paper presents the first hardware imple-
mentation of the datagram transport layer security (DTLS)
protocol to enable end-to-end security for the Internet of
Things (IoT). A key component of this design is a reconfig-
urable prime field elliptic curve cryptography (ECC) acceler-
ator that is 238 × and 9 × more energy-efficient compared to
software and state-of-the-art har dware, respectively. Our full
hardware implementation of the DTLS 1.3 protocol provides
438× improvement in energy-efficiency