← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2019第10期Data Converters40nmSAR ADCNeural Network Accelerator

A 06 V 163 fJc-s Detective Open-Loop Dynamic System Buffer for SAR ADC in Zero-C

提出一种低功耗侦探开环动态系统缓冲器，与SAR ADC协同设计，适用于零电容触摸显示驱动集成系统。
0.6V, 400-kS/s, 10-b, 334 nW, 55.96 dB SNDR, 163 fJ/c-s FoM
低功耗SAR ADC开环动态缓冲器电荷共享零电容触摸
▸创新点1：侦探开环动态系统缓冲器设计（方法创新）。该缓冲器采用开环结构，显著提高了响应速度和能源效率，同时能有效隔离ADC的电源耦合干扰，并通过主动检测ADC输入信号补偿电荷损失，其三次谐波失真被抑制在70 dB以下。
▸创新点2：动态电荷共享技术（电路创新）。相比传统的泵挤压技术，该技术降低了电荷补偿器的功耗达40%，显著提升了系统的能效比，适用于低功耗应用场景。
▸创新点3：电源复位电路（系统创新）。该电路通过补偿电荷损失，避免了不切实际的电荷补偿器的使用，从而节省了芯片面积和能量，进一步优化了系统集成度和能效。
▸创新点4：与SAR ADC的协同设计（系统创新）。该缓冲器为SAR ADC提供所有电压源（包括参考电压、数字电压和模拟电压），在0.6 V电源电压下仅消耗334 nW，芯片面积仅为0.0098 mm²，实现了高集成度和低功耗的完美结合。
Abstract
In this paper, a low-power detective open-loop dynamic (DeOLD) system buffer codesigned with a SAR ADC that is pertinent for zero-capacitor touch with a display driver integration (TDDI) system is proposed. The proposed DeOLD system buffer not only blocks the supply coupling interference off the ADC but also compensates the lost charge back to the supply by actively detecting the ADC input signal. Its third-harmonic distortion is suppressed to under 70 dB. The dynamic charge sharing technique re