← 返回 JSSC 论文列表JSSC 2019第11期OtherPhased ArrayOptical I/O
A Single-Chip Optical Phased Array in a Wafer-Scale Silicon Photonics CMOS 3D-I
通过硅光子与CMOS的3D集成实现单芯片光学相控阵，用于固态光束控制。
125个元件，0.5mm×0.5mm孔径，20mW/元件平均功耗
光学相控阵硅光子3D集成CMOS光束控制
▸创新点1：硅光子与CMOS的3D集成技术，通过晶圆级3D集成实现了高密度互连，解决了传统多芯片方案中封装和组装的成本问题，同时提升了I/O密度和系统整体性能。
▸创新点2：低电压L形移相器的设计，通过优化结构和材料，显著降低了功耗（20 mW/元件），同时保持了高相位控制精度，适用于大规模阵列应用。
▸创新点3：紧凑高效的开关模式驱动器，采用垂直连接技术（TOVs），减少了布线面积和功耗，提升了驱动效率，支持多达125个元件的阵列规模。
▸创新点4：通过波长调谐和相位控制的结合，实现了宽范围的2D光束转向（18.5°×16°），同时通过简单的校准过程补偿了工艺变异的影响，提升了系统稳定性和可靠性。
Abstract
With the growing demand for automotive LiDAR
and the maturation of silicon photonics platforms, optical phased
arrays (OPAs) have emerged as a key technology for solid-
state optical beam-steering. In order to meet realistic automotive
specifications with OPAs, >500 antenna elements should work
reliably under tight power and cost budgets. Existing multi-chip
solutions necessitate expensive packaging and assembly to achieve
high interconnect density. Even with 2-D monolithic integration,
high-volt