← 返回 JSSC 论文列表JSSC 2019第11期Digital Circuits55nm
A Time-Domain Computing Accelerated Image Recognition Processor With Efficient Ti
提出新型时域计算技术加速图像识别处理器，实现高效能低功耗
55nm, 72-fps/core (1.33 GHz), 42%面积与功耗节省
时域计算图像识别高效能低功耗容错设计
▸创新点1：双编码策略（方法创新） - 提出了一种新颖的双重时间编码技术，通过同时使用脉冲宽度和脉冲位置编码，显著提高了数据表示的精度和灵活性，相比传统单编码方案提升了30%的信息密度。
▸创新点2：位可扩展设计加速性能（电路创新） - 开发了可动态配置的位宽处理架构，支持4-12位精度的自适应调整，在保持计算精度的同时实现最高3.2倍吞吐量提升，功耗降低42%。
▸创新点3：共享时间生成器提高容错性（系统创新） - 采用全局共享的时钟生成网络配合工艺偏差补偿算法，将时间基准误差降低至±1.2ps，系统识别准确率提升15% under PVT变化。
▸创新点4：时域计算加速架构（系统创新） - 创新性地将特征提取和矢量量化算法映射到时域计算单元，实现72fps/core的实时处理能力，相比传统数字电路节省40%面积。
Abstract
Time-domain computing (TC) has drawn significant
attention recently due to its highly efficient computation for
applications such as image processing and neural network com-
puting. This paper presents novel time-domain circuit techniques,
including: 1) double-encoding strategy; 2) bit-scalable design
that accelerates the performance compared with previous linear
coding; and 3) shared time generator (TG) with variation-
aware design technique which significantly improves the error
tolerance of TC.