← 返回 JSSC 论文列表JSSC 2019第11期Clocking & PLLs65nm
ULPAC A Miniaturized Ultralow-Power Atomic Clock
本文介绍了一种芯片级超低功耗原子钟（ULPAC），采用新型悬浮量子封装架构和全集成频率探测锁定环路，实现紧凑封装和超低功耗。
频率稳定性2.2×10^-12（平均时间10^5秒），功耗59.9mW
超低功耗原子钟芯片级频率稳定性量子封装CMOS集成
▸悬浮量子封装架构：采用新型悬浮量子封装技术，显著减小体积至15cm³，同时保持原子共振稳定性，属于系统级创新。该架构通过物理隔离降低环境振动和热噪声干扰，使频率稳定性达到2.2×10^-12@10^5s。
▸全集成频率探测锁定环路：在65nm CMOS工艺中实现完全集成的频率探测与锁定电路，面积仅2.55mm²，属于电路级创新。通过实时补偿晶振频率并锁定于CPT信号峰值，功耗低至59.9mW，解决了传统原子钟体积与功耗矛盾。
▸低噪声磁场和温度控制环路：提出多环路协同控制方案（磁场+温度），主动抑制内外干扰因素，属于方法创新。磁场控制精度达微特斯拉级，温度稳定性优于±0.1°C，共同保障长期频率稳定性。
▸芯片级微波区域原子钟：首次实现芯片级超低功耗原子钟(ULPAC)设计，将传统实验室设备微型化至可穿戴级别，突破性地结合量子物理与CMOS技术，开辟了便携式高精度计时新领域。
Abstract
This article introduces a chip-scale ultralow-power
atomic clock (ULPAC) in the microwave frequency region.
A new suspended quantum package architecture along with
a fully integrated frequency probing and locking loop imple-
mented in CMOS technology results in a compact package and
ultralow-power consumption. In addition, dedicated low-noise
magnetic field and temperature control loops are incorporated
for isolating and mitigating the internal and external factors
affecting the frequency stabili