← 返回 JSSC 论文列表JSSC 2019第12期Data Converters180-nm CMOSSAR ADCNeural Network Accelerator
A 10-mW 16-b 15-MSs Two-Step SAR ADC With 95-dB DR Using Dual-Deadzone Ring Ampl
本文展示了一种采用双死区环形放大器的16位15-MS/s两步SAR ADC，实现91-dB SNDR和179.8 dB Schreier品质因数。
16位分辨率，15 MS/s采样率，91-dB SNDR，179.8 dB Schreier品质因数
SAR ADC环形放大器高精度低噪声两步转换
▸创新点1：双死区环形放大器设计（方法创新） - 该设计通过引入双死区机制，显著提高了环形放大器的线性度和噪声性能，使其在16位以上的高精度ADC中实现95-dB的动态范围（DR），解决了传统环形放大器在高精度应用中的局限性。
▸创新点2：低噪声放大与瞬态动态鲁棒控制（电路创新） - 通过优化环形放大器的噪声特性和瞬态动态控制，实现了91-dB的信号噪声失真比（SNDR），并在15 MS/s的采样率下达到179.8 dB的低频Schreier品质因数（FOM_S,lf），显著提升了ADC的能效比。
▸创新点3：片上残留放大器（RA）特性表征（系统创新） - 利用后端SAR ADC对片上残留放大器进行实时特性表征，提高了ADC的校准精度和稳定性，同时减少了对外部测试设备的依赖，为高精度ADC的片上集成提供了新思路。
▸创新点4：两段式SAR ADC架构（架构创新） - 结合SAR ADC的高能效特性和两段式架构的高精度优势，在180-nm CMOS工艺下实现了10-mW的低功耗和1.82 mm²的小面积，为高分辨率ADC的低功耗设计提供了参考。
Abstract
Low-noise ring amplifiers required for
high-precision analog–digital converters (ADCs) greater
than 16 b remain unexplored. This article demonstrates a
two-step successive approximation (SAR) ADC achieving 91-dB
signal-to-noise-and-distortion-ratio (SNDR) with 6-V differential
input resulting in a low-frequency Schreier-figure-of-merit
(FOM
S,lf ) of 179.8 dB at 15 MS/s. The state-of-the-art
performance is enabled by the ring-amplifier design that
enables low noise during amplification and robust co