← 返回 JSSC 论文列表JSSC 2019第12期Clocking & PLLs65nmCrystal Oscillator
A Sub-nW 32-kHz Crystal Oscillator Architecture Based on a DC-Only Sustaining Am
提出一种基于直流放大的32kHz晶体振荡器架构，实现亚纳瓦级功耗。
0.55 nW, 0.5 V, 14 ppb
晶体振荡器亚纳瓦功耗直流放大65nm CMOS长期稳定性
▸创新点1：直流放大振荡信号（方法创新）。通过直流放大而非传统交流放大技术，显著降低功耗至亚纳瓦级（0.55nW@0.5V），同时保持32kHz频率稳定性（14ppb），解决了低频晶体振荡器高功耗的行业难题。
▸创新点2：无需校准或多电源域（系统架构创新）。采用单电源域设计，消除传统方案中复杂的校准电路和多电压域需求，简化系统集成并提升可靠性，实测20个65nm CMOS芯片均无需额外校准。
▸创新点3：亚纳瓦级功耗突破（电路创新）。通过优化直流偏置点和信号路径，实现全球最低功耗的32kHz XO（0.55nW），比现有技术低1个数量级，满足IoT设备超低功耗需求。
▸创新点4：非理想性分析模型（理论创新）。首次建立直流放大架构中电路非理想性（如噪声、失调）对振荡器性能的量化影响模型，为后续研究提供设计准则。
Abstract
This article introduces a novel oscillator architec-
ture that enables sub-nW power consumption in a 32-kHz crystal
oscillator (XO) by amplifying the oscillation signal at dc, instead
of the oscillation frequency. The impact of circuit nonidealities
on the oscillator’s performance is analyzed. Measurement results
of 20 different 65-nm standard CMOS dies show an average
power consumption of 0.55 nW drawn from a 0.5-V supply at
room temperature for a 32-kHz XO. The measured long-term
stability of