← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2019第12期Data Converters40nmNeural Network Accelerator

A Two-Step ADC With a Continuous-Time SAR-Based First Stage Linxiao Shen Studen

一种采用连续时间SAR作为第一级的两步ADC，显著减小输入电容尺寸并降低采样噪声。
40nm CMOS, 2 MS/s, 72-dB SNDR, 25 µW, 0.01 mm²
两步ADC连续时间SAR动态放大器低功耗小面积
▸创新点1：连续时间SAR第一级设计（系统创新） - 该论文首次提出在连续时间域内操作SAR ADC的第一级，避免了传统离散时间采样的限制，显著降低了输入电容需求（仅120 fF），同时通过加速SAR速度和冗余设计最小化转换误差。
▸创新点2：无前端采样保持电路（电路创新） - 通过消除传统S/H电路，不仅减少了采样噪声，还大幅降低了系统功耗（25 µW）和面积（0.01 mm²），实现了72-dB SNDR的高精度性能。
▸创新点3：浮动反相器动态放大器作为级间放大器（电路创新） - 采用FIB-DA结构同时实现信号放大和低通滤波功能，优化了第一级残差处理，提升了整体ADC的线性度和能效比。
▸创新点4：输入AC耦合与同步跟踪量化（方法创新） - 通过AC耦合技术使第一级CT-SAR能同时执行输入跟踪和量化操作，突破了传统两步式ADC的时序约束，提高了转换速率（2 MS/s）。
Abstract
This article presents a two-step analog-to-digital converter (ADC) that operates its first-stage successive approxi- mation register (SAR) ADC in the continuous-time (CT) domain. It avoids the front-end sample-and-hold (S/H) circuit and its asso- ciated sampling noise. Hence, the proposed ADC allows the input capacitor size to be substantially reduced without incurring large sampling noise penalty. With input ac coupling, the first-stage CT-SAR can simultaneously perform input tracking and SAR qua