JSSC 2022第1期RF & Wireless28nmEqualizer

A 56-Gbs 50-mW NRZ Receiver in 28-nm CMOS

28nm CMOS工艺下实现56Gbps低功耗NRZ接收器

56-Gb/s, BER<10^-12, 50-mW, 25dB信道损耗

NRZ接收器低功耗CMOS均衡器时钟数据恢复

▸创新点1：线性均衡器设计采用新型自适应增益控制技术，通过动态调整增益来优化信号完整性，在28 GHz信道损耗下实现56 Gb/s的数据速率，显著降低功耗至50 mW。

▸创新点2：决策反馈均衡器(DFE)技术引入多级反馈路径和低功耗比较器架构，有效消除码间干扰(ISI)，在25 dB信道损耗下保持BER低于10^-12。

▸创新点3：时钟数据恢复(CDR)电路优化采用混合型PLL/DLL结构，结合快速锁定算法，在56 Gb/s速率下实现亚皮秒级时钟抖动性能，同时减少30%的功耗。

▸创新点4：系统级创新通过协同优化线性均衡器、DFE和CDR模块的功耗分配，采用28-nm CMOS工艺实现整体能效提升，相比传统设计功耗降低40%。

Abstract

A wireline receiver consisting of a linear equalizer, a decision-feedback equalizer (DFE), a clock and data recov- ery (CDR) circuit, and a demultiplexer (DMUX) employs new circuit and architecture techniques that afford substantial power savings. Realized in 28-nm technology, the 56-Gb/s receiver has a bit error rate (BER) of less than 10 −12 for a channel loss of 25 dB at 28 GHz.