JSSC 2022第1期RF & Wireless55nm

Analog Front End of 50-Gbs SiGe BiCMOS Opto-Electrical Receiver in 3-D-Integrate

50Gbps SiGe BiCMOS光电接收器的模拟前端设计，采用3D集成技术实现高效能

56mW功耗，1.8V供电，78.7Ω跨阻增益，27GHz带宽

光电接收器SiGe BiCMOS3D集成跨阻放大器自动偏移消除

▸创新点1：3D集成光电接收器（系统创新）。该论文首次实现了基于ST SiGe BiCMOS-55nm技术的3D集成光电接收器，通过铜柱（Cu-Pi）将电子集成电路（EIC）倒装并安装在光子集成电路（PIC）芯片上，显著减小了寄生电容，提升了系统整体性能。

▸创新点2：低功耗全差分分流反馈跨阻放大器（电路创新）。采用低功耗全差分分流反馈跨阻放大器（FD SF-TIA），有效降低了输入参考噪声，同时优化了功耗效率，实现了78.7Ω的跨阻增益和27GHz的带宽。

▸创新点3：新型主动反馈电路拓扑结构（电路创新）。在后置放大器（PA）中引入了一种新型主动反馈电路拓扑结构，扩展了带宽，并通过缓冲器将输出电信号传输到100Ω差分负载，提升了系统的信号处理能力。

▸创新点4：自动偏移消除环路（电路创新）。集成了自动偏移消除环路，有效保护接收器免受输入端的任何偏移源影响，进一步提高了系统的稳定性和可靠性。

Abstract

This work presents a 3-D-integrated opto-electrical receiver (RX) analog front end (AFE) operating up to 50 Gb/s. The electronic integrated circuit (EIC) is fabricated in ST SiGe BiCMOS-55-nm technology and ﬂipped and mounted on top of the ST photonic integrated circuits (PICs) die through copper pillars (Cu-Pi). In the RX chain, a low-power fully differ- ential shunt-feedback trans-impedance ampliﬁer (FD SF-TIA) is exploited to reduce the input-referred noise. Following the TIA, a postampliﬁer