← 返回 JSSC 论文列表JSSC 2022第1期Power Management65nm
Improving SIMO-Regulated Digital SoC Energy Efficiencies Through Adaptive Clockin
通过动态下垂分配和自适应时钟技术提升SIMO数字SoC能效
65nm CMOS, 四域SIMO SoC, Vdd保护带减少98%(UniCap)/40%(DDA), 系统功耗降低53%/31%
单电感多输出电压调节器能效优化动态下垂分配自适应时钟
▸创新点1：动态下垂分配(DDA) - 通过并发域-Vdd控制实现动态下垂分配，显著减少了电压波动，降低了40%的Vdd保护带，从而减少了31%的系统总功耗。
▸创新点2：自适应时钟(UniCap架构) - 采用UniCap架构实现自适应时钟，有效减少了98%的Vdd保护带，降低了53%的系统总功耗，提升了系统的能量效率。
▸创新点3：多电压域共享单电感 - 通过单电感多输出(SIMO)电压调节器实现多电压域共享单电感，提高了集成电压调节(IVR)的域扩展性和能量效率。
▸创新点4：集成四域SIMO系统芯片 - 在65-nm CMOS工艺下实现集成四域SIMO系统芯片，验证了DDA和UniCap技术的有效性，展示了其在复杂SoC中的应用潜力。
Abstract
Single-inductor multiple-output (SIMO) voltage
regulators allow multiple voltage domains to share a sin-
gle inductor, thus representing a domain-scalable approach to
energy-efficient integrated voltage regulation (IVR). However,
poor transient response and significant supply voltage ( V
dd)
ripple in SIMO regulators induce severe voltage margins. This
article quantifies the prohibitive energy-efficiency impact of
these margins and proposes two techniques to address them:
dynamic droop allocation (D