← 返回 JSSC 论文列表JSSC 2022第2期Clocking & PLLs28nmClock Generation
A Charge-Sharing Locking Technique With a General Phase Noise Theory of Injectio
提出一种基于电荷共享锁定技术的毫米波频率合成器，结合数字频率跟踪环路优化性能。
28nm CMOS, 21.75-26.25 GHz, 77-fs rms jitter, 16.5 mW
毫米波频率合成器电荷共享锁定相位噪声CMOS
▸创新点1：电荷共享锁定技术（电路创新） - 引入电荷预设电容器与LC谐振回路进行电荷共享，实现相位校正，相比传统注入锁定技术，提供了更灵活的相位调整机制，优化了频率合成器的相位噪声性能。
▸创新点2：统一的相位噪声理论（方法创新） - 基于多速率z域模型提出通用相位噪声理论，涵盖任意分频比N和CSL强度β，揭示了注入锁定类似相位噪声现象的本质，为系统设计提供了理论指导。
▸创新点3：数字频率跟踪环路处理PVT变化（系统创新） - 采用数字频率跟踪环路处理电荷残留，有效补偿工艺、电压和温度变化的影响，提升了频率合成器的稳定性和鲁棒性。
▸创新点4：高性能毫米波频率合成器实现（电路创新） - 在28nm CMOS工艺下实现21.75-26.25 GHz频段，77fs rms抖动，功耗仅16.5mW，展示了电荷共享锁定技术的实际应用潜力。
Abstract
This article presents a millimeter-wave (mmW)
frequency synthesizer based on a new charge-sharing lock-
ing (CSL) technique. A charge-preset capacitor is introduced for
charge sharing with a resonant LC-tank for phase correction,
while the resulting charge residue on the sharing capacitor is
processed by a digital frequency-tracking loop (FTL) against
the process, voltage, and temperatu re (PVT) variations. Further-
more, a general phase noise (PN) theory of CSL, with injection
locking (IL) bein