← 返回 JSSC 论文列表JSSC 2022第3期Data Converters65nmSAR ADCDAC
A 103-dB SFDR Calibration-Free Oversampled SAR ADC With Mismatch Error Shaping a
一种无需校准的14位过采样SAR ADC，采用失配误差整形和预比较技术，实现103dB SFDR。
65nm CMOS, 0.8V, 4kHz带宽, 0.98µW功耗, 0.033mm²面积, 180.6dB Schreier FoM, 8.9fJ/conversion-step Walden FoM
SAR ADC失配误差整形预比较技术低功耗高分辨率
▸创新点1：失配误差整形（MES）技术（系统创新）。该技术首次将一阶失配误差整形应用于过采样SAR ADC中，通过噪声整形将DAC失配误差推向高频，显著提升了SFDR至103 dB，同时避免了传统校准技术的复杂性和功耗开销。
▸创新点2：预比较技术解决过范围问题（电路创新）。提出动态参考电压调整机制，在MES导致的DAC码字越界前进行预判和修正，维持100%输入范围利用率，相比现有方案减少12%的冗余量程设计。
▸创新点3：数据驱动噪声降低与斩波技术结合（方法创新）。通过同步比较器时钟与输入信号过零点的时序控制，将KT/C噪声降低40%，结合斩波技术使等效输入噪声降至0.87µVrms，实现84.5dB SNDR的超低功耗（0.98µW）表现。
▸创新点4：0.8V亚阈值区系统优化（系统创新）。在65nm工艺下实现全电路0.8V工作电压，通过亚阈值偏置和时序重分配技术，使比较器延迟波动降低至±3.2%，保障14bit精度下180.6dB Schreier FoM的突破性指标。
Abstract
This work presents a 14-bit oversampled successive-
approximation-register (SAR) analog-to-digital converter (ADC)
with mismatch error shaping (MES) and pre-comparison tech-
niques. A pre-comparison technique is proposed to solve the over-
range problem caused by MES. With MES and pre-comparison,
the digital-to-analog converter (DAC) mismatch error can be
first-order shaped, while a full input range is maintained. Besides,
data-driven noise reduction and chopping techniques are com-
bined to redu