JSSC 2022第3期Clocking & PLLs0.18µm

A Frequency-Locked Oscillator Using Complex RC Impedance IQ-Balancing Boyu Shen

本文提出了一种基于复杂RC阻抗IQ平衡的频率锁定振荡器，用于全集成片上频率参考。

0.18-µm CMOS, 647 kHz/1.39 MHz, 22 ppm/°C, 10-15 ppm Allan deviation, 0.89-1.27 pJ/cycle

频率锁定振荡器复杂RC阻抗IQ平衡相位混合技术温度稳定性

▸创新点1：采用复杂RC阻抗的频率检测器（方法创新），通过实时检测RC网络的实部和虚部阻抗分量，实现频率锁定在极点频率处，解决了传统FLL中频率检测精度不足的问题，温度稳定性达22 ppm/°C。

▸创新点2：提出相位混合技术（电路创新），在不改变放大器工作电压的条件下，通过动态调整相位关系重新配置输出频率（647 kHz/1.39 MHz），显著提升系统可重构性，能耗低至0.89 pJ/cycle。

▸创新点3：首创IQ平衡锁定方法（系统创新），利用复数阻抗的实虚部平衡特性实现高精度频率锁定，Allan偏差低至10 ppm，相比传统方案提升了频率稳定性和工艺容差。

▸创新点4：全集成化设计（系统创新），在0.18-µm CMOS工艺中实现完整的FLL系统，兼具低功耗（1.27 pJ/cycle）与宽温域工作能力（-40°C至80°C），适用于片上参考时钟场景。

Abstract

This article presents a frequency-locked loop (FLL) oscillator using an impedance-sensing frequency detector for use in fully-integrated, on-chip frequency references. By detecting the real and imaginary components of a complex RC impedance, the FLL can be locked into the pole frequency where both components are balanced. A phase-mixing technique is also introduced to reconﬁgure the output frequency without altering the ampliﬁer operating voltage. A prototype chip demonstrating this IQ-balanced