← 返回 JSSC 论文列表JSSC 2022第5期Power Management22nm FD-SOICharge PumpPLL
A Sub-100 Fs RMS jitter 20 GHz Fractional- N Analog PLL With a BAW Resonator Bas
一款基于BAW谐振器的20GHz分数-N模拟PLL，具有亚100飞秒抖动性能。
20GHz, 65/92fs抖动, 188dBc/Hz FOM
分数-N PLLBAW谐振器亚100飞秒抖动C类VCO22nm FD-SOI
▸创新点1：新型高速电荷泵(CP)采用创新的电路设计，显著降低了电荷共享和时钟馈通效应，提升了相位噪声性能，支持20 GHz高频操作，实现了亚100 fs RMS抖动的优异性能。
▸创新点2：片上集成BAW谐振器频率参考利用TI的体声波(BAW)技术，实现了2.5 GHz高精度低噪声参考源，显著降低了分频模数，从而抑制了CP、PFD和环路滤波器的噪声贡献。
▸创新点3：低噪声C类变压器耦合VCO通过创新的变压器耦合结构和偏置技术，在19.7 GHz中心频率下实现了16%的调谐范围，同时保持平坦的FOM~188 dBc/Hz（10 MHz偏移），优化了整体抖动性能。
▸创新点4：系统级创新体现在支持BAW与外部参考源的灵活切换设计，便于性能对比与测试验证，同时采用22nm FD-SOI工艺实现高集成度与低功耗特性。
Abstract
A 20-GHz fractional- N analog phase-locked loop
(PLL) leveraging a novel high-speed charge pump (CP) and an
on-chip frequency reference is demonstrated. An on-chip fully
integrable 2.5-GHz frequency reference using Texas Instrument’s
indigenous bulk acoustic wave (BA W) resonator is demonstrated.
The low noise high-frequency reference allows for significant
lowering of the division modulus leading to enhanced suppression
of CP, phase-frequency detector (PFD), and loop-filter (LF)
noise. A low nois