JSSC 2022第6期Digital Circuits180nmNeural Network Accelerator

A Low-Noise Low-Power Chopper Instrumentation Ampliﬁer With Robust Technique for

提出一种新型动态偏移归零技术，有效抑制斩波纹波，提升输入阻抗，实现低噪声低功耗仪表放大器。

13-nV/√Hz输入参考噪声密度，1.3噪声效率因子，4.5 μW功耗

斩波仪表放大器低噪声低功耗动态偏移归零输入阻抗

▸动态偏移归零技术（DOZ）：通过在常规斩波操作中引入超低占空比归零相位，该技术有效抑制了斩波纹波，实现了61 dB的纹波抑制比，同时引入的噪声、功耗和电路开销可忽略不计。这是一种方法创新，显著提升了CCIA在超低噪声应用中的性能。

▸三端变容二极管提升输入阻抗：提出了一种高度线性的三端变容二极管结构，结合正反馈环路（PFL），将CCIA的输入阻抗提升至1 GΩ以上。这是一种电路创新，解决了传统CCIA输入阻抗受限的问题，适用于高阻抗信号源的应用场景。

▸正反馈环路设计：通过优化正反馈环路（PFL）的设计，进一步提升了输入阻抗和线性度，同时保持了低噪声和低功耗特性。这是一种系统创新，为CCIA的整体性能提供了重要支持。

▸低噪声与低功耗优化：该CCIA在180-nm CMOS工艺中实现，输入参考噪声密度为13 nV/√Hz，噪声效率因子（NEF）为1.3，功耗仅为4.5 μW。这是一种性能创新，展示了其在超低噪声和低功耗应用中的卓越表现。

Abstract

Capacitively coupled chopper instrumentation ampliﬁer (CCIA) is a classical topology for designing low-noise, low-power instrumentation ampliﬁers (IAs). However, CCIA has two signiﬁcant limitations: chopping ripple and limited input impedance. Especially for ultra-low-noise applications, the chopping ripple of CCIA can easily saturate the ampliﬁer. Hence, ripple reduction (RR) is required in the CCIA design. This article presents a CCIA with a newly proposed chopping RR technique, dynamic offset