← 返回 JSSC 论文列表JSSC 2022第9期Clocking & PLLs28nm
A 12-GHz Reconfigurable Multicore CMOS DCO, With a Time-V ariant Analysis of the Impact of Reconfiguration Switches on
28nm CMOS工艺的可重构多核DCO，通过时变电路分析优化相位噪声与功耗。
28nm CMOS, 10.7-14.1GHz(27%调谐范围), 6MHz分辨率, -126dBc/Hz@1MHz, 173mW, FoM -184dBc/Hz
数字控制振荡器多核架构相位噪声时变分析CMOS
▸创新点1：可重构多核设计（2/4/6/8核）通过动态调整激活的振荡器核心数量，实现了功耗与相位噪声的灵活权衡，无需额外相位噪声代价。该方法创新性地解决了传统DCO设计中固定功耗与噪声矛盾的问题，在12 GHz频段下支持27%的调谐范围。
▸创新点2：时变电路相位噪声分析提出了一种简单而严谨的时变电路分析方法，专门用于评估重构开关（pMOS）对相位噪声的影响。这一方法创新为多核振荡器的开关噪声建模提供了新思路，确保相位噪声维持在-126 dBc/Hz@1MHz的优异水平。
▸创新点3：无额外相位噪声代价的功耗-噪声权衡通过创新的核心间耦合技术和开关优化，在173 mW功耗下实现-184 dBc/Hz的恒定品质因数（FoM），覆盖10.7-14.1 GHz全调谐范围。这一系统级创新突破了传统DCO的功耗-噪声线性关系。
▸创新点4：28nm CMOS工艺下的高频多核集成采用分布式布局和寄生补偿技术，在28nm工艺中实现8核12 GHz振荡器的稳定工作，其6 MHz的频率分辨率展现了先进的电路设计能力。
Abstract
This article introduces a 28-nm CMOS digitally controlled oscillator (DCO) based on eight oscillator cores, where the number of active cores can be reconfigured to be either 2, 4, 6, or 8, trading power consumption for phase noise without incurring an additional phase noise penalty. The impact of the reconfiguration pMOS switches on the phase noise performance is determined through a simple yet rigorous time-variant circuit analysis. The octa-core DCO covers a 27% frequency tuning range between 10.7 and 14.1 GHz with an average resolution of 6 MHz. A very low phase noise level of −126 dBc/Hz is measured at 1-MHz offset from 10.7 GHz with a power consumption of 173 mW, corresponding to a phase-noise figure- of-merit of −184 dBc/Hz that remains almost constant across the tuning range.