← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2022第9期RF & Wireless28nmCDRPAM-4

A 56-Gbs 8-mW PAM4 CDRDMUX With High Jitter Tolerance

一种低功耗PAM4 CDRDMUX电路，具有高抖动容限和宽环路带宽。
56 Gbps, 8 mW, 160 MHz抖动传输带宽, 1 UI抖动容限@10 MHz
PAM4时钟数据恢复解复用器低功耗抖动容限
▸创新点1：方法创新 - 通过检测主要和次要数据转换，扩展了环路带宽至160 MHz，显著提升了信号处理的精度和稳定性。
▸创新点2：电路创新 - 采用新型振荡器相位噪声抑制技术，有效降低了相位噪声，提高了系统的整体性能。
▸创新点3：系统创新 - 实现了高抖动容限，在10 MHz频率下达到1 UI的抖动容限，增强了系统在复杂环境下的可靠性。
▸创新点4：工艺创新 - 使用28-nm CMOS技术制造，优化了电路的功耗和面积，实现了56-Gbs的传输速率和8-mW的低功耗。
Abstract
The demand for low-power wireline circuits has motivated extensive work on novel circuit solutions. This article describes a one-eighth-rate clock and data recovery (CDR) circuit and a demultiplexer (DMUX) for processing four-level pulse-amplitude modulation (PAM4) signals in receivers (RXs). Detecting both major and minor data transitions, the proposed architecture can achieve a wider loop bandwidth (BW), sup- pressing oscillator phase noise and improving the jitter tolerance. Fabricated in 28-