JSSC 2022第10期Other22nm

High-Throughput Non-Binary LDPC Decoder Architecture Using Parallel EMS Algorith

提出并行EMS算法，实现高吞吐量非二进制LDPC解码器。

22nm FinFET, 950 MHz, 7 Gb/s

非二进制LDPC并行EMS算法高吞吐量解码器错误校正

▸创新点1：引入并行EMS算法（方法创新）。通过同时处理多个消息条目，显著降低了每次迭代的处理延迟，提升了整体解码速度，实现了3.2倍的吞吐量提升。

▸创新点2：优化内部排序器（电路创新）。通过精心设计排序器结构并考虑输入属性，最小化延迟开销，确保并行处理不会导致性能下降。

▸创新点3：调整数据访问顺序（系统创新）。精确调整数据访问序列，减少等待周期，进一步提升整体处理效率，支持950 MHz的高频操作。

▸创新点4：采用22-nm FinFET工艺实现（电路创新）。利用先进工艺技术，支持高频操作，实现7 Gb/s的解码吞吐量，显著优于现有设计。

Abstract

Providing superior algorithm-level performance, the non-binary low-density parity-check (NB-LDPC) code is now expected to be one of the next-generation error-correction codes. However, it is hard to implement a high-throughput NB-LDPC decoder in practice due to its impractical processing complexity and the excessively long decoding time. Based on the previous extended min-sum (EMS) approach, in this work, we intro- duce the parallel EMS (pEMS) decoding algorithm that reduces the processing laten