← 返回 JSSC 论文列表JSSC 2022第12期Data Converters14nmTDC
A 10-GSs 8-bit 2850- μm2 Two-Step Time-Domain ADC With Speed and Efficiency Enhan
一款10GS/s 8位时间域ADC，采用双通道时间交织和SAR TDC技术实现高能效和小面积。
14nm FinFET CMOS, 10GS/s, 8-bit, 2850μm², 24.8-fJ/conv-step
时间域ADC时间交织SAR TDC延迟跟踪高能效
▸创新点1：双通道时间交织技术（系统创新） - 通过仅使用两个时间交织通道实现10-GS/s的转换速度，显著降低了传统多通道时间交织ADC的复杂性和功耗，同时保持了高吞吐量。
▸创新点2：延迟跟踪流水线技术（方法创新） - 采用独特的延迟跟踪流水线技术，提升了SAR TDC的吞吐量，使其单通道转换速率达到5-GS/s，同时保持了高精度和低抖动。
▸创新点3：选择性延迟调谐单元（电路创新） - 提出的SDT单元实现了高效且低变动的参考时间生成，优化了SAR TDC的功耗和面积效率，使其在14-nm FinFET工艺下仅占用2850 µm²的活跃面积。
▸创新点4：高能效与小型化设计（系统创新） - 整体设计在10-GS/s的转换速度下实现了37.2-dB的SNDR和50.6-dB的SFDR，功耗仅为24.8-fJ/conv-step，展现了卓越的能效比和紧凑的芯片面积。
Abstract
This article presents an 8-bit time-domain analog-
to-digital converter (ADC) achieving ten-GS/s conversion speed
with only two time-interleaved (TI) channels. A successive
approximation register (SAR) time-to-digital converter (TDC) is
implemented for the subpicosecond resolution time quantization
with high power/area efficiency and low jitter. The throughput of
the SAR TDC is enhanced by a unique delay-tracking pipelining
technique to enable a 5-GS/s single-channel conversion. On the
circuit le