← 返回 JSSC 论文列表JSSC 2022第12期Data Converters65nmDAC
A Pseudo-Virtual Ground Feedforwarding Technique Enabling Linearization and High
采用伪虚拟地前馈技术的三阶VCO-ADC，实现高线性度和噪声整形。
65nm CMOS, 0.8V, 92.1-dB SNDR, 2.5-kHz带宽, 179.6-dB FoM
电压控制振荡器模数转换器伪虚拟地前馈技术噪声整形
▸创新点1：伪虚拟地前馈技术（PVG FF）是一种电路创新，通过在VCO前端引入伪虚拟地节点，有效线性化VCO的非线性特性，显著提升ADC的线性度（123-dB SFDR）和输入动态范围（1.8-Vpp差分）。
▸创新点2：单反馈DAC实现高阶噪声整形属于系统创新，仅需单个DAC反馈路径即可实现三阶噪声整形，简化了传统高阶ADC的多反馈结构，降低功耗的同时保持92.1-dB SNDR的高性能。
▸创新点3：高线性度设计结合了方法创新与电路创新，通过PVG FF技术抵消VCO的相位-电压非线性，并在65-nm工艺下实现179.6-dB FoM的业界领先能效比。
▸创新点4：电源与温度鲁棒性设计（电路创新），ADC在0.8V±200mV电源波动和0-70°C温度范围内保持性能稳定，增强了实际应用可靠性。
Abstract
This article presents a third-order voltage-
controlled oscillator (VCO)-based analog-to-digital converter
(ADC) that leverages pseudo-virtual ground (PVG) feedfor-
warding (FF), linearizing the VCOs and enabling higher order
noise shaping with a single feedback digital-to-analog converter.
This technique leads to a power-efficient ADC implementation
with a wide dynamic range. The ADC is fabricated in a
65-nm process and achieves a 92.1-dB SNDR in a 2.5-kHz
bandwidth. This results in a stat e-of-