← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2022第12期RF & Wireless14nmPLL

A Single Path Digital-IF Receiver Supporting InterIntra 5-CA With a Single Integ

首款支持5载波聚合的数字中频接收器，采用14nm FinFET CMOS技术，实现低功耗和高性能。
14nm FinFET CMOS, 1.5dB NF, +7.6dBm OOB IIP3, 2.5% EVM
5载波聚合数字中频接收器14nm FinFET CMOSLO-PLL共享低功耗
▸创新点1：支持5载波聚合的数字中频接收器，采用数字中频技术实现5G sub-6 GHz新无线电（NR）和载波聚合/E-UTRA NR双连接（CA/EN-DC），同时兼容2G和3G，显著提升多频段通信能力。
▸创新点2：共享LO-PLL架构，通过三个数字中频接收器共享一个本地振荡器-锁相环（LO-PLL），减少功耗和面积，相比传统3-CA接收器节省17%的功耗，优化了系统集成度。
▸创新点3：创新的IF规划技术，无需输入二阶截点（IIP2）校准，简化了接收器设计，同时实现1.5 dB的噪声系数（NF）和+7.6-dBm的带外输入三阶截点（OOB IIP3），提升了接收器的线性度和灵敏度。
▸创新点4：集成九路单端低噪声放大器（LNA），支持低/中/高频段（L/M/HB）特性，结合数字中频技术，在单接收路径下实现2.5%的误差向量幅度（EVM），满足高精度通信需求。
Abstract
The world’s first 5-carrier aggregation (CA) sup- porting digital-intermediate frequency (IF) receiver (RX) to support 5G sub-6 GHz new radio (NR) and CA/E-UTRA NR dual connectivity (CA/EN-DC) maintaining 2G and 3G in 14-nm FinFET CMOS technology is presented. Three digital-IF RXs with a shared local oscillator-phase-locked loop (LO-PLL) are integrated for supporting inter-/intra-band 5-CA to reduce power consumption and area of the massive number of RX paths. The RX features nine single-ended lo