机构

Arun Natarajan2

2 篇

ISSCC 2025Session 25Other
A 4GS/s Fully Analog 256×256 MP-Based Cross-Correlator with 1000TOPS/W Compute Efficiency and 1.3TOPS/mm2 Compute Density in 22nm SOI CMOS
Aswin Undavalli1, Kareem Rashed2, Gert Cauwenberghs3, Shantanu Chakrabartty1,
该论文提出了一种全模拟的256×256多延迟互相关器，采用基于存储处理（MP）的架构，在4GS/s采样率下实现了1000TOPS/W的计算效率和1.3TOPS/mm²的计算密度，解决了传统数字互相关器能效低、功耗高的问题。
▸提出全模拟MP架构，将延迟和互相关操作直接在模拟域完成，避免了高速ADC和数字MAC的功耗瓶颈。
▸采用256×256大规模并行处理单元，实现了4GS/s的高吞吐率和极高的能效比。
Arun Natarajan2, Aravind Nagulu1,4 Washington University in 1000TOPS/W compute efficiency, 1.3TOPS/mm² compute density, 4GS/s
ISSCC 2019Session 28Wireless
Full-Duplex 2×2 MIMO Circulator-Receiver with High TX Power Handling Exploiting MIMO RF and Shared-Delay Baseband Self-Interference Cancellation
Mahmood Baraani Dastjerdi1, Sanket Jain2, Negar Reiskarimian1,
该论文提出了一种全双工2×2 MIMO环行器接收机，通过结合MIMO射频和共享延迟基带自干扰消除技术，实现了高发射功率处理能力。解决了集成全双工无线电中发射功率处理、天线阻抗变化和多天线扩展的挑战。
▸提出MIMO射频与共享延迟基带相结合的自干扰消除架构，提高了全双工系统的功率处理能力。
▸集成非互易环行器，利用SOI CMOS工艺实现紧凑面积下的高功率处理。
Arun Natarajan2, Harish Krishnaswamy1 Columbia University, N