ISSCC 2020Session 25Digital Circuits10nm CMOS
本文提出了一种全数字、可综合、分布式且可扩展的低压差稳压器（LDO），采用10nm CMOS工艺实现。该设计无需定制通信或模拟电压传感器，通过分散的LDO单元共享供电网络，改善了本地IR压降和瞬态响应。
▸首次实现了完全可综合的分布式全数字LDO，所有控制逻辑均为数字标准单元，便于在不同工艺间移植。
▸提出了一种无需全局控制器或邻居间定制通信的分布式架构，利用共享供电网络实现点负载调节。
ISSCC 2012Session 13Memory22nm CMOS
本文提出了一种电容耦合字线升压与自感应VCC塌陷技术，用于降低22nm 8T SRAM的写操作最小电压（VMIN），解决了工艺变化导致的写操作困难问题。通过该技术，有效提升了SRAM在宽电压范围内的写可靠性。
▸采用电容耦合方式实现字线升压，增强写驱动能力而不增加额外功耗。
▸利用自感应VCC塌陷机制，动态降低写操作期间存储单元的供电电压，进一步降低写VMIN。