机构

Pier Andrea Francese1

2 篇

ISSCC 2018Session 22Data Converters14nm CMOS FinFET
A 24-to-72GS/s 8b Time-Interleaved SAR ADC with 2.0-to-3.3pJ/conversion and >30dB SNDR at Nyquist in 14nm CMOS FinFET
Lukas Kull1, Danny Luu1,2, Christian Menolfi1, Matthias Braendli1,
该文提出了一款采用14nm CMOS FinFET工艺的8位时间交织SAR ADC，采样率覆盖24至72GS/s，实现了在奈奎斯特频率下SNDR大于30dB（等效ENOB约4.7位），转换能耗仅为2.0至3.3pJ/conversion。该设计满足了ITU OTU-4、OIF 112G等高速光通信标准对ADC的采样率和分辨率需求，解决了在高采样率下保持良好能效和线性度的问题。
▸采用时间交织SAR架构实现72GS/s的超高采样率，同时保持8位分辨率。
▸在14nm FinFET工艺中优化电路，实现2.0-3.3pJ/conversion的低转换能耗。
Pier Andrea Francese1, Thomas Morf1, Marcel Kossel1, 72GS/s采样率, 8bit分辨率, >30dB SNDR @ Nyquist, 2.0-3.3pJ/conversion
ISSCC 2017Session 28Data Converters14nm CMOS
A 10b 1.5GS/s Pipelined-SAR ADC with Background Second-Stage Common-Mode Regulation and Offset Calibration in 14nm CMOS FinFET
Lukas Kull1, Danny Luu1,2, Christian Menolfi1, Matthias Braendli1,
本文提出了一种10位1.5GS/s的流水线SAR ADC，采用背景第二级共模调节和偏移校准技术，解决了高速SAR ADC中比较器噪声限制SNDR的问题，并在14nm CMOS工艺中实现。
▸提出背景第二级共模调节技术，无需额外校准周期即可稳定共模电平。
▸实现背景偏移校准，降低比较器失调对性能的影响。
Pier Andrea Francese1, Thomas Morf1, Marcel Kossel1, Hazar Y