ISSCC 2012Session 10Digital Circuits32nm CMOS
该论文提出了一种在32nm CMOS工艺下、工作频率1.45GHz的可变精度浮点融合乘加单元，能够在52至162GFLOPS/W的能效范围内运行。通过引入实时确定性跟踪技术，该单元在低精度模式下实现高能效，同时在高精度模式下保持准确性，解决了传统浮点单元在精度与能效之间无法动态平衡的问题。
▸提出可变精度浮点融合乘加(FMA)架构，支持运行时精度选择，实现单周期吞吐量。
▸引入实时确定性跟踪(certainty tracking)机制，在低精度操作时自动降低能耗，同时保证高精度结果的准确性。
ISSCC 2008Session 16Digital Circuits65nm CMOS
该论文提出了一款在65nm CMOS工艺中实现的超低电压运动估计加速器，能够在230mV至1.4V的宽电压范围内工作，以优化能量-延迟权衡。它专门用于实时视频编码中的绝对差值和（SAD）计算，在320mV电压下仅消耗56µW功率，实现了411 GOPS/Watt的能效。
▸采用超低电压（低至230mV）工作模式，大幅降低功耗，同时通过宽电压范围支持动态能量-延迟优化。
▸针对运动估计中的SAD计算进行专用硬件加速，在极低功耗下实现高能效（411 GOPS/Watt）。