机构

Dennis Sylvester1

2 篇

ISSCC 2017Session 8Digital Circuits
A 2.5ps 0.8-to-3.2GHz Bang-Bang Phase- and Frequency-Detector-Based All-Digital PLL with Noise Self-Adjustment
Taekwang Jang1, Seokhyeon Jeong1, Dongsuk Jeon2, Kyojin David Choo1,
提出了一种基于Bang-Bang相位和频率检测器的全数字锁相环(PLL)，通过噪声自调整技术来应对工艺、电压和温度(PVT)变化导致的性能退化。该PLL实现了0.8至3.2GHz的宽频率范围，并获得了2.5ps的RMS抖动。
▸采用Bang-Bang相位和频率检测器实现全数字PLL，避免了模拟电路对PVT变化的敏感性
▸提出噪声自调整机制，动态补偿DCO增益和噪声变化，提高环境适应性
Dennis Sylvester1, David Blaauw1 University of Michigan, Ann 2.5ps RMS抖动 @ 0.8-3.2GHz
ISSCC 2010Session 9Digital Circuits90nm CMOS
High-Bandwidth and Low-Energy On-Chip Signaling with Adaptive Pre-Emphasis in 90nm CMOS
Jae-sun Seo1, Ron Ho2, Jon Lexau2, Michael Dayringer2,
该论文提出了一种采用自适应预加重技术的片上信令方案，旨在解决高性能VLSI系统中互连线的延迟、带宽和能量挑战。通过减少中继器数量并优化信令效率，实现了高带宽和低能耗的片上通信。
▸提出自适应预加重电路，动态调整驱动强度以补偿信道损耗，提升信号完整性
▸结合电容模式或电流模式信令，降低能量消耗并减少中继器使用
Dennis Sylvester1, David Blaauw1 1 University of Michigan, A