机构

ETH Zurich

6 篇

ISSCC 2026Session 29Medical & Bio
Zhikai Huang, Fuze Jiang, Hangxing Liu, Adam Wang, Yuguo Sheng, Marco Saif, Hua Wang
本文提出了一种CMOS集成的形状记忆多尺寸微笼阵列,结合多材料电化学恒电位仪,实现了无电源固定和多路复用传感,解决了现有Lab-on-CMOS平台在联合传感-操控能力上的不足,推进了多尺度生物样本培养与监测。
首次在CMOS上集成形状记忆多尺寸微笼阵列,实现无电源的样本固定与释放。
集成多材料电化学恒电位仪,支持多路复用传感,提升检测通量。
ISSCC 2026Session 20RF & Wireless22nm FDSOI CMOS
Jinglong Xu1, Tzu-Yuan Huang1,2, Mohamed Eleraky1, Islam Tolaib1, Hua Wang1
本文提出了一种超紧凑不对称负载牵引串联Doherty功率放大器,采用22nm FDSOI CMOS工艺和单足迹输出组合器,通过定量分析变压器作为阻抗反相器实现紧凑设计,并引入不对称负载牵引概念来提升回退效率。该PA针对6G FR3频谱(7-20GHz),实现了25.3dBm饱和功率、1.56W/mm²功率密度和30%的6dB回退效率,并支持宽带调制。
提出单足迹输出组合器,通过对单个变压器作为阻抗反相器的定量分析,将无源网络转换为紧凑的单足迹电磁结构,大幅减小芯片面积。
引入不对称负载牵引概念,优化Doherty PA的负载调制行为,提升回退效率。
ISSCC 2024Session 32AI / ML
Edward Liu1,2, Hua Wang1
本文提出了一种用于28GHz相控阵的超紧凑Doherty功率放大器,采用非对称耦合变压器输出合成器实现小型化。解决了毫米波相控阵前端RF构建块集成度低、成本高的问题。
提出非对称耦合变压器输出合成器,实现超紧凑的Doherty功率放大器结构。
在28GHz频段实现高集成度设计,适用于大规模相控阵系统。
ISSCC 2024Session 32Power Management
Edward Liu*1, David Munzer*2, Jeongseok Lee2, Hua Wang1
该论文提出了一种紧凑宽带的VSWR鲁棒真功率与增益传感器,用于相控阵应用中的阻抗失配补偿。通过动态范围补偿技术,解决了天线互耦导致的负载阻抗变化问题,实现了对发射功率和增益的准确检测。
提出了一种对天线VSWR不敏感的真功率和增益传感架构,避免传统方法在阻抗失配下的误差。
采用动态范围补偿技术,扩展了传感器在宽带和不同VSWR条件下的工作范围。
ISSCC 2021Session 17Power Management
Alessandro Novello1, Gabriele Atzeni1, Giorgio Cristiano1, Mathieu Coustans2, Taekwang Jang1
该论文提出了一种1.25GHz全集成DC-DC转换器,采用电磁耦合的Class-D LC振荡器实现高效电源管理。解决了传统Buck转换器需要片外电感和开关电容转换器功率密度受限的问题。
提出使用电磁耦合的Class-D LC振荡器结构实现全集成DC-DC转换,无需片外电感。
实现了1.25GHz的高开关频率,提升了功率密度和转换效率。
ISSCC 2008Session 13Digital Processors0.13µm CMOS
Christian Benkeser1, Andreas Burg1, Teo Cupaiuolo1, Qiuting Huang1,2, 1
本文提出了一款用于HSDPA的turbo解码器ASIC,采用0.13µm CMOS工艺,实现了58mW功耗和1.2mm²面积。通过架构和算法优化,在满足3GPP R6标准的同时显著降低了功耗和成本。
针对HSDPA应用,提出低功耗、小面积的turbo解码器ASIC架构,优化了关键模块的功耗。
可能采用了改进的迭代停止准则或存储器优化技术来降低面积和功耗。