机构

Jihyun Kim

2 篇

ISSCC 2015Session 15Data Converters
A 0.6V 1.17ps PVT-Tolerant and Synthesizable Time-to-Digital Converter Using Stochastic Phase Interpolation with 16× Spatial Redundancy in 14nm FinFET Technology
Sung-Jin Kim, Wooseok Kim, Minyoung Song,
该论文提出了一种基于随机相位插值的时数转换器(TDC)，在0.6V低电压下实现了1.17ps的高分辨率，且具有PVT容忍性和可综合性。它解决了传统TDC因延迟单元变化和失配导致的性能受限问题，同时避免了高功耗和大面积开销。
▸采用随机相位插值技术实现16倍空间插值，在低电压下获得高分辨率。
▸设计具有PVT鲁棒性的电路结构，无需额外误差校正或外部控制。
Jihyun Kim, Taeik Kim, Hojin Park Samsung Electronics, Hwase
ISSCC 2013Session 14Digital Circuits
A 0.026mm2 5.3mW 32-to-2000MHz Digital Fractional-N Phase Locked-Loop Using a Phase-Interpolating Phase-to-Digital Converter
Tae-Kwang Jang, Xing Nan, Frank Liu, Jungeun Shin, Hyungreal Ryu,
该论文提出了一种面积为0.026mm²、功耗5.3mW的32-2000MHz数字小数-N锁相环，采用相位插值相位-数字转换器，解决了全数字PLL噪声大、功耗高以及混合方法中模拟电路设计困难的问题。
▸提出一种基于相位插值的相位-数字转换器，实现了宽频率范围的高分辨率相位检测。
▸采用全数字架构结合相位插值技术，在极低面积和功耗下实现了小数分频功能。
Jihyun Kim, Taeik Kim, Jaejin Park, Hojin Park Samsung Elect