ISSCC 2017Session 3Digital Processors28nm FD-SOI
本文提出一种基于28nm FD-SOI工艺的128×8大规模MIMO预编码-检测器基带芯片，在1.1mm²面积上实现了300Mb/s吞吐率和60pJ/b能效，相比传统小规模MIMO面积降低53%以上，解决了大规模MIMO芯片面积和功耗过大的问题。
▸实现了128×8大规模MIMO预编码-检测器芯片，面积和功耗大幅降低，上行链路面积减少53%，下行减少17%。
▸通过算法优化和高度灵活的设计框架，在保持性能的同时大幅提升能效，达到60pJ/b。
ISSCC 2014Session 21Clocking & PLLs
该论文提出了一种工作在2.4至5.3GHz的双核CMOS压控振荡器（VCO），采用同心8字形线圈结构，旨在实现低相位噪声、中等功耗和超过一个倍频程的宽调谐范围，满足蜂窝通信对高性能VCO的需求。通过双核耦合和创新的线圈布局，有效提升了相位噪声和调谐范围。
▸采用同心8字形线圈布局，相比传统螺旋电感，具有更好的品质因数和更低的电磁耦合，有利于降低相位噪声。
▸提出双核VCO结构，通过两个VCO内核的耦合进一步增强相位噪声性能，同时保持较宽的调谐范围。
ISSCC 2013Session 20Clocking & PLLs
本文提出了一种2.5-3.3GHz的CMOS Class-D VCO，利用纳米CMOS工艺的优良开关特性，在GHz频段首次实现了Class-D振荡器。相比传统的Class-B和Class-C振荡器，该设计在保持相同相位噪声水平下进一步降低了功耗。
▸首次在GHz频段实现CMOS Class-D VCO，利用纳米CMOS工艺的开关特性克服寄生电容限制。
▸相比Class-C振荡器，在相同相位噪声下功耗更低，提升了LC振荡器的能效。