ISSCC 2017Session 16Data Converters
该论文提出一种1-then-2b/cycle SAR ADC架构，通过后台校准技术解决多比特/周期结构中比较器失调和预充电延迟问题，实现了5mW低功耗和2.4GS/s高速采样。
▸采用1-then-2b/cycle逐次逼近寄存器（SAR）ADC架构，在MSB转换中使用1位/周期以加快逻辑和DAC建立，后续使用2位/周期提高速度。
▸提出后台比较器失调校准方法，无需打断正常转换，有效补偿多比较器间的偏移误差。
ISSCC 2011Session 10Data Converters65nm CMOS
该论文提出了一种在65nm CMOS工艺下实现的8位400MS/s逐次逼近型模数转换器，采用2位/周期转换和电阻型DAC架构，以解决传统SAR ADC速度受限的问题，实现了高转换速率和低功耗。
▸采用2位/周期转换技术，通过插值采样减少转换周期数，提升转换速度。
▸使用电阻型DAC替代传统电容型DAC，降低功耗并提高线性度。