ISSCC 2013Session 23Clocking & PLLs
提出一种采用双反馈环路和正交注入方案的注入锁定振荡器（ILO）的转发时钟接收机，实现了8Gb/s数据率和0.65mW/Gb/s的功耗效率，解决了低功耗和高带宽下时钟恢复的挑战。
▸采用双反馈环路结构，结合频率锁定和相位锁定，提高了ILO的抖动跟踪带宽和稳定性
▸提出正交注入方案，利用正交相位注入增强注入锁定效率，降低功耗
ISSCC 2008Session 5Wireline I/O0.18µm CMOS
该论文提出了一种用于2-drop DRAM接口的3.2Gb/s 8位单端电流积分DFE接收机，采用内部参考电压生成以减少外部耦合噪声，并通过单环符号-符号LMS算法确定单抽头均衡系数，解决了传统双环实现中的复杂性问题。
▸采用内部参考电压生成技术，减少外部耦合噪声对接收机性能的影响。
▸使用单环符号-符号LMS算法替代传统双环实现，简化了单抽头DFE均衡系数的校准过程。