ISSCC 2022Session 17Wireline I/O5nm FinFET
本文在5nm FinFET工艺中实现了一个9比特线性、14GHz的积分模式相位插值器，解决了高速SerDes中CDR对低抖动、高分辨率相位插值器的需求，提高了线性度并降低了功耗和面积。
▸实现了9比特分辨率，高于传统7-8比特相位插值器，提升了相位调节精度。
▸采用积分模式架构在14GHz下实现高线性度，并利用5nm FinFET工艺实现低功耗紧凑设计。
ISSCC 2018Session 15RF & Wireless
该论文提出了一种采用亚采样技术的Type-I频率合成器，实现了0.01mm²的超小芯片面积、4.6-5.6GHz的频率范围和-254dB的FOM，解决了传统Type-II电荷泵PLL中功耗、噪声和面积难以同时优化的难题。
▸采用亚采样Type-I架构，无需大环路滤波器电容，显著减小芯片面积至0.01mm²。
▸通过优化VCO和亚采样鉴相器设计，在低功耗下实现了-254dB的优异FOM性能。