A 36Gb/s Adaptive Baud-Rate CDR with CTLE and 1-Tap DFE in 28nm CMOS

📋 论文概要

该论文提出了一种36Gb/s自适应波特率时钟数据恢复（CDR）电路，集成了连续时间线性均衡器（CTLE）和1抽头判决反馈均衡器（DFE），采用28nm CMOS工艺。针对高速串行链路，实现了低功耗和自适应均衡，解决了数据速率提升带来的时钟恢复和信号完整性挑战。

💡 主要创新点

• 提出基于模式的波特率鉴相器，降低功耗的同时实现自适应时钟恢复
• 集成CTLE和1-tap DFE，在36Gb/s速率下提供信道均衡，改善眼图
• 采用自适应算法优化CDR和均衡器参数，适应不同信道条件

🏷 关键词

📄 原文摘要

circuits (CDR) are ubiquitous in recent receiver designs as a means of lowering power consumption by sampling the data only once per UI. To further reduce power, prior works in pattern-based baud-rate PD

👥 作者与机构

Danny Yoo1, Mohammad Bagherbeik1, Wahid Rahman1,

Ali Sheikholeslami1, Hirotaka Tamura2, Takayuki Shibasaki2 University of Toronto, Toronto, Canada Fujitsu Laboratories, Kawasaki, Japan 1 2 Baud-rate clock-and-data recovery