ISSCC 2023Session 1Plenary
本文展望了未来十年计算效率的创新方向，讨论了高性能计算面临的挑战，并提出了通过架构创新、先进封装和软件协同设计来持续提升计算性能的路径。
▸提出通过异构计算和专用加速器来突破通用处理器的能效瓶颈
▸强调先进封装技术（如Chiplet、3D堆叠）在提升计算密度和带宽中的作用
ISSCC 2020Session 2Digital Processors7nm CMOS
AMD提出基于chiplet的第二代Infinity Fabric SoC，采用三种不同工艺的chiplet实现异构集成，用于服务器和客户端产品。该架构在7nm工艺上实现高性能、高性价比和高能效，并保持向后兼容和可扩展性。
▸创新性使用三种不同工艺节点的chiplet进行异构集成，实现CPU核心与IO/混合信号IP的异质工艺部署。
▸通过Infinity Fabric互连实现chiplet间的高效通信和向后兼容，支持多市场可扩展设计。
ISSCC 2018Session 2Digital Processors14nm LPP FinFET
本文介绍了AMD的下一代SoC“Zeppelin”，采用GLOBALFOUNDRIES 14nm LPP FinFET工艺，集成超过4.8B晶体管，包含高性能Zen x86核心、缓存、内存控制器、PCIe/SATA等IO控制器以及南桥芯片组功能。该SoC专为多芯片架构设计，可灵活用于服务器、桌面等多个市场，解决了高性能计算中的多芯片互联和系统集成问题。
▸采用多芯片架构设计的SoC，支持多种产品和封装，实现灵活的系统集成。
▸集成高性䏜AMD Zen核心及完整的IO和芯片组功能，在14nm工艺上实现超大规模晶体管集成（超过4.8B）。
ISSCC 2014Session 5Digital Processors28nm CMOS
该论文提出了一种自适应时钟系统，用于应对高性能微处理器中因负载变化导致的电源电压波动问题。通过动态调整时钟频率，该系统减少了传统设计中为应对电压波动而预留的10-15%电压裕量，从而在28nm x86-64微处理器上显著提升了能效。
▸提出自适应时钟系统，根据实时电压波动动态调整时钟频率，替代传统固定电压裕量方法。
▸在28nm x86-64微处理器上实现，通过减少电压裕量提升能效，同时保证正确执行。
ISSCC 2011Session 4Digital Processors32nm SOI HKMG
40-Entry Unified Out-of-Order Scheduler and Integer Execution Unit for the AMD Bulldozer x86-64 Core
本文介绍了AMD Bulldozer x86-64核心中一个40条目的统一乱序调度器和整数执行单元，该设计在32nm SOI HKMG工艺下实现了每周期最多发出4个操作并支持单周期唤醒，同时通过减少FO4延迟超过20%来提升频率和性能。
▸提出了40条目的统一乱序整数调度器，支持单周期唤醒依赖操作，提高指令分发效率。
▸整数执行单元实现四个独立功能单元间的单周期数据旁路，减少数据冲突延迟。