ISSCC 2017Session 21Digital Processors
本文提出了一种高度集成的压电致动器驱动器，能够在3-5V输入下产生100Vpp输出，功耗57.7mW，THD+N仅0.42%。解决了从低压电源高效产生低失真高压波形的问题，适用于触觉反馈、冷却风扇等应用。
▸实现了从低压（3-5V）到高压（100Vpp）的高效转换，同时保持极低的THD+N（0.42%）。
▸高度集成设计，减少了外部元件数量，适合小型化应用。
ISSCC 2011Session 15Digital Processors
该论文提出并实现了一种全集成三电平DC/DC转换器，结合了电感式降压和开关电容转换器的特性，面向纳米级动态电压和频率调整（DVS）应用。解决了片上多电源域中快速电压转换和高集成度的需求，通过快速分流调节实现纳秒级电压调整。
▸首次实现全集成三电平DC/DC转换器，融合降压与开关电容拓扑，提高转换效率并减小面积。
▸引入快速分流调节机制，支持纳秒级电压切换，满足每核/模块的快速DVS需求。
ISSCC 2008Session 7Other
该论文提出了一种基于CMOS工艺的微型核磁共振（NMR）系统，通过集成高灵敏度、多功能的射频收发器，实现了对水和生物分子的质子NMR测量。与商用台式NMR系统相比，该系统的灵敏度提高了60倍，尺寸缩小了40倍，重量减轻了60倍，为生物分子传感提供了小型化解决方案。
▸首次将高度灵敏和通用的射频收发器集成到CMOS芯片中，构建微型NMR系统。
▸系统实现了比商用台式NMR系统高60倍的灵敏度，同时大幅缩小尺寸和减轻重量。
ISSCC 2008Session 25Wireline I/O
本文提出一种8通道3.2Gb/s并行接收器，采用协作时序恢复技术，利用单个全局时序恢复模块替代每通道独立的时钟恢复，从而降低功耗。通过收集所有通道的定时误差信息进行协作恢复，适用于同步并行数据链路。
▸使用单一全局时序恢复代替每通道时钟恢复，显著降低功耗
▸收集所有通道的定时误差信息进行协作时序恢复，提高恢复精度
ISSCC 2008Session 22Other
该论文提出了一种对工艺变化容忍的浮点运算单元，通过电压插值和可变延迟技术来应对工艺变化对关键路径延迟的影响，从而提升处理器在变化条件下的性能和能效。
▸提出电压插值技术，动态调整电压以补偿工艺变化引起的延迟变化。
▸引入可变延迟架构，允许关键路径根据实际延迟动态调整，避免固定频率限制。