ISSCC 2012Session 24Wireline I/O90nm CMOS
本文在90nm CMOS工艺中实现了两种基于VCSEL的多模光纤光链路，分别达到25Gb/s 3.6pJ/b和15Gb/s 1.37pJ/b的能效，解决了高性能计算系统对亚2pJ/bit能效光互连的需求。通过共享发射机并采用两种不同接收机，探索了功耗、带宽和面积之间的权衡。
▸实现了15-22Gb/s范围内低于2pJ/bit的能效，突破了此前报道的≥2.5pJ/bit水平。
▸采用两种不同接收机设计，分别优化高速率（25Gb/s）和低功耗（15Gb/s）场景，展示了灵活的功耗/带宽/面积权衡。
ISSCC 2012Session 10Digital Circuits45nm CMOS
A 3D System Prototype of an eDRAM Cache Stacked Over Processor-Like Logic Using Through-Silicon Vias
本文介绍了一种3D系统原型，通过将eDRAM缓存层堆叠在处理器逻辑层之上，并利用硅通孔（TSV）实现高带宽互连，解决了传统2D集成中互连带宽不足的问题。该原型基于IBM Power7处理器的L3缓存设计，采用45nm CMOS工艺制造。
▸首次实现了处理器逻辑与eDRAM缓存的3D堆叠集成，利用TSV提供高密度、高带宽的层间互连，显著提升系统性能。
▸基于商用处理器（Power7）的L3缓存设计，展示了3D集成在真实处理器架构中的可行性。
ISSCC 2008Session 22Other
本文提出了一种完全数字化的片上电路，用于测量紧密相邻器件的阈值电压局部随机变化，解决了传统通过I-V曲线测量需要模拟焊盘和多路复用的低效问题。该电路实现了对局部变化的快速、精确表征，有助于工艺优化和低电压电路设计。
▸提出完全数字化的片上局部变化测量电路，无需模拟I-V曲线测量，简化了测试流程。
▸实现了高密度的局部变化测量，能够表征大量相邻器件而不依赖外部测量设备。