ISSCC 2026Session 17Other16nm FinFET
本文介绍了STM32N6微控制器，采用16nm FinFET工艺，集成Neural-ART神经网络处理单元，实现高效边缘AI推理。该芯片面向物联网、可穿戴、工业自动化和智能家居等场景，解决了边缘设备对实时、低功耗AI处理的需求，同时减少延迟和云依赖。
▸集成Neural-ART神经网络处理单元，提供针对边缘AI的高效推理能力。
▸采用16nm FinFET工艺，在微控制器级别实现了高性能与低功耗的平衡。
ISSCC 2015Session 13RF & Wireless65nm CMOS
本文提出了一种采用双IF多N路径架构的2.4GHz唤醒接收器，在65nm CMOS工艺中实现，解决了低功耗无线传感器网络中的高灵敏度与干扰抑制问题。该接收器在0.5V单电源下实现了-97dBm的灵敏度（10kb/s，10^-3 BER），具有低数据速率和强干扰耐受能力。
▸采用双IF多N路径架构，在实现高灵敏度（-97dBm）的同时增强了干扰抑制能力。
▸工作在0.5V低电压下，实现了超低功耗的唤醒接收器设计。
ISSCC 2014Session 22Data Converters28nm UTBB FDSOI
该论文实现了一个20GHz带宽、6位分辨率、10GS/s采样率、功耗32mW的时间交织SAR ADC，采用主从跟踪保持结构，在28nm UTBB FDSOI工艺上制造，实现了极小的芯片面积（0.009mm²），适用于高速数据通信。
▸采用主从跟踪保持（Master T&H）结构，简化时间交织SAR ADC的时序约束，提升高速性能。
▸在28nm UTBB FDSOI工艺中实现极低功耗（32mW）和极小面积（每SAR 0.0007mm²），通过软聚合物基板和短压焊线优化封装。
ISSCC 2014Session 17Analog Circuits
论文提出了一种用于多模发射机的包络调制器，采用交流耦合多级稳压器结构，以解决现代无线通信系统（如HSUPA/LTE）中高峰均比信号导致的功率放大器效率低下的问题，从而实现高效的包络跟踪（ET）技术。
▸采用交流耦合多级稳压器代替传统线性稳压器，提高包络调制器的效率和带宽。
▸通过多级稳压器结构实现多模发射机对不同调制信号的兼容性，无需额外切换电路。
ISSCC 2012Session 21Analog Circuits65nm CMOS
该论文提出了一种在65nm CMOS工艺中实现的1至10GHz可调连续时间低通滤波器，采用Gm-C拓扑结构，解决了高频通信应用中滤波器截止频率不足的问题，实现了目前已知最高的截止频率。
▸实现了1至10GHz的宽范围可调截止频率，为当时最高报告值。
▸采用Gm-C拓扑结构，并针对高频下极点对Q因子精度进行了优化，保证了传输函数的准确性。
ISSCC 2012Session 1Plenary
本文探讨了半导体技术在应对全球能源挑战中的关键作用，分析了照明、电机、电源管理等领域的节能潜力，并展望了未来发展方向。
▸指出半导体技术是提高能源效率的关键驱动力，通过智能功率管理、LED照明等实现节能。
▸分析了不同应用领域（如电机控制、电源转换）的节能潜力，并提出了系统级优化方案。
ISSCC 2009Session 14Digital Circuits65nm CMOS
该论文提出了一种基于65nm CMOS收发器的1GHz数字信道复用器，用于卫星室外单元（ODU）以简化多LNB和多调谐器连接。通过电气仿真和时序特性分析，验证了模拟与数字部分在1GHz下的正确同步。
▸提出了一种1GHz数字信道复用器架构，支持卫星室外单元的多信道复用。
▸通过详细的时序特性提取和约束驱动数字实现，确保了高速模拟与数字部分的同步。
ISSCC 2008Session 31RF & Wireless
本文提出了一种单芯片WCDMA包络重建LDMOS功率放大器，采用极坐标架构，将射频相位信号通过饱和PA放大，并由高效率宽带低失真开关模式电源（SMPS）调制包络，以满足WCDMA噪声和带宽要求。通过集成2线圈SMPS和数字预失真或辅助线路方案，解决了传统线性PA效率低的问题。
▸首次实现了单芯片集成的WCDMA包络重建PA与130MHz开关模式电源，减少了分立元件。
▸采用2线圈SMPS配合数字预失真，或辅助线路方案，有效满足WCDMA的噪声和带宽要求。
ISSCC 2008Session 16Digital Circuits
该论文提出了一款符合DVB-S2标准的低功耗编解码器，基于64800比特LDPC和BCH码，实现了360mW功耗和105Mb/s数据率。解决了此前长LDPC码功耗过高（800mW-1020mW）而无法用于便携设备的问题。
▸实现了DVB-S2标准下业界最低功耗（360mW）的编解码器，相比此前方案功耗降低超过50%。
▸首次将长LDPC码（64800b）用于便携设备，通过架构与电路级优化突破功耗瓶颈。
ISSCC 2008Session 12Data Converters65nm CMOS
该论文实现了一款1.2V供电、4.5mW功耗的10位100MS/s流水线ADC，采用65nm CMOS工艺，适用于WiFi/WiMAX等宽带无线应用，解决了低电压下高精度低功耗转换的难题。
▸在65nm CMOS工艺中采用1.2V低电压设计，实现了100MS/s采样率和10位分辨率，功耗仅4.5mW
▸通过优化流水线级架构和低功耗电路技术（如动态比较器、低摆幅放大器），在保持精度的同时显著降低功耗