ISSCC 2026Session 7Image Sensors
本文提出了一种全可重构的混合SPAD视觉传感器，通过时间编码双曝光技术实现了超过134dB的动态范围，并支持强度与事件模式的自由混合与同时操作。该设计解决了传统混合传感器在动态范围、量化误差和事件噪声均匀性方面的关键问题。
▸提出全可重构的像素架构，允许强度与事件模式自由混合并同时运行。
▸采用时间编码双曝光技术，通过编码饱和时间实现自适应二次曝光，将动态范围提升至134dB以上并降低量化误差。
ISSCC 2026Session 2Digital Processors
论文提出了一种多模态端到端驾驶处理器，通过稀疏性推理单元和灵活的稀疏-密集异构架构最大化稀疏性利用和核心利用率，并设计了节能的分段聚合网络和长短期记忆单元以减少外部内存访问。该处理器在71.3mJ/帧的能耗下达到10.3fps，相比现有先进驾驶SoC能耗降低218倍。
▸提出稀疏性推理单元，最大化对数据稀疏性的挖掘与利用
▸设计稀疏感知的自适应核心编排器，实现灵活的稀疏-密集异构核心调度，提升核心利用率
ISSCC 2025Session 15AI / ML
本文提出了一种用于双电极生物电位记录的低功耗放大器，功耗仅4.6µW，噪声效率因子为3.3。该放大器能够承受高达133VPP的共模干扰并实现102dB的总共模抑制，解决了传统双电极记录中因大共模干扰导致的饱和或共模转差模问题。
▸首次实现了低功耗（4.6µW）下高达133VPP的共模干扰容限，显著提升双电极记录的鲁棒性。
▸在极低功耗下达到3.3的噪声效率因子（NEF）和102dB的总共模抑制比，兼顾了噪声与共模抑制性能。
ISSCC 2024Session 6Image Sensors
该论文提出了一种160×120像素的闪光LiDAR传感器，采用全模拟辅助的像素内直方图时间数字转换器（TDC），基于自参考SAR ADC实现，旨在解决移动设备中实时深度感知的高精度和低功耗问题。
▸提出了一种基于自参考SAR ADC的像素内直方图TDC，实现了全模拟辅助的时间测量，降低了功耗和面积。
▸采用闪光LiDAR架构，所有像素同时工作，适用于20-30米范围内的3D映射，简化了光学系统。
ISSCC 2021Session 7Image Sensors
本文提出了一种48×40分辨率的闪光LiDAR传感器，通过像素内缩放直方图时间数字转换器（TDC）解决了传统SPAD LiDAR数据量大、限制空间分辨率和帧率的问题，实现了13.5mm的深度分辨率。
▸提出像素内缩放直方图TDC，大幅减少ToF数据量，提升空间分辨率和帧率
▸实现48×40阵列与13.5mm深度分辨率的良好平衡
ISSCC 2019Session 30Wireline I/O
该论文提出了一种基于环形VCO的注入锁定时钟倍频器，通过背景三重校准技术解决了PVT变化导致的抖动性能退化问题，实现了140fsrms的抖动和-72dBc的参考杂散。
▸提出了一种背景三重校准技术，连续调整VCO的自由振荡频率以接近目标频率，从而在PVT变化下保持超低抖动。
▸采用环形VCO实现了低抖动和高频信号生成，同时避免了LC振荡器的大面积和高功耗。
ISSCC 2018Session 25Wireline I/O
本文提出一种基于环形DCO的全数字锁相环，采用快速相位误差校正(FPEC)技术，通过模拟注入锁定时钟乘法器的相位重新对齐机制实现超低抖动，同时利用积分器特性降低参考杂散并支持高倍频因子。
▸提出FPEC技术，在数字域模拟ILCM的相位重新对齐，实现与ILCM相当的超低抖动。
▸通过引入积分器，克服了ILCM参考杂散大和倍频因子受限的问题，实现了-75dBc参考杂散和高倍频因子。
ISSCC 2017Session 19Clocking & PLLs
本文提出了一种用于5G收发器的29GHz注入锁定倍频器，通过级联GHz PLL实现超低相位噪声，并具有PVT鲁棒性。该倍频器在1kHz至100MHz带宽内集成相位噪声为-39dBc，功耗仅600μW，解决了毫米波频段低功耗、低噪声本振信号生成的挑战。
▸提出了一种PVT鲁棒的注入锁定倍频器架构，在宽频率范围内保持低相位噪声性能。
▸实现了极低功耗（600μW）的29GHz倍频器，同时达到-39dBc的集成相位噪声，适合5G移动设备。
ISSCC 2016Session 10Wireline I/O
本文提出了一种基于环形VCO的注入锁定时钟倍频器，通过连续校准机制实现PVT鲁棒性。该设计在185fs rms集成抖动和-245dB FOM下，解决了传统ILCM对PVT变化敏感的问题。
▸提出连续校准方案，无需额外PLL即可实现PVT鲁棒性。
▸在环形VCO中实现低抖动性能，达到185fs rms集成抖动。