ISSCC 2020Session 22Memory
本文提出了一种面向高速内存接口的32Gb/s数字密集型单端PAM-4收发器，通过采用2抽头基于时间的均衡技术，解决了传统NRZ链路在高信道损耗下受码间干扰限制的问题，实现了更高的带宽效率。
▸采用数字密集型架构，利用基于时间的2抽头均衡器，有效补偿信道损耗并降低功耗。
▸实现了单端PAM-4信令，在低电源电压下达到32Gb/s的高数据率，适用于未来内存接口。
ISSCC 2019Session 2AI / ML
该论文提出了一款基于时间域计算的内存计算图ASIC芯片，用于解决单源最短路径问题。通过波前扩展和二维梯度控制，实现了高效的四邻域图处理，克服了传统顺序遍历算法的速度瓶颈。
▸采用时间域内存计算架构，将图处理映射到时间域，实现并行波前扩展。
▸引入二维梯度控制机制，优化路径搜索效率，减少冗余计算。
ISSCC 2016Session 19Digital Circuits
该论文提出了一种0.2-1.45GHz的亚采样分数分频全数字乘法延迟锁定环(MDLL)，通过零偏移孔径鉴相器实现杂散抑制，解决了传统MDLL在分数倍频时杂散性能差的问题。
▸提出了亚采样分数分频全数字MDLL架构，实现宽带频率合成
▸采用零偏移孔径鉴相器进行杂散对消，改善频谱纯度
ISSCC 2011Session 15Digital Processors
该论文提出了一种可编程自适应移相锁相环，用于在谐振电源噪声下补偿时钟数据。通过自适应调整时钟相位，有效缓解了电源噪声对高性能微处理器性能的影响。
▸提出了一种可编程自适应移相PLL架构，能够动态补偿谐振电源噪声引起的时钟抖动。
▸实现了对40MHz至300MHz频段谐振噪声的自适应相位调整，提升了系统可靠性。
ISSCC 2009Session 29mm-Wave0.13µm CMOS
该论文提出了一种基于注入锁定技术的双模架构，用于相控阵接收机，解决了传统III-V工艺成本高、集成度低的问题。通过注入锁定实现相位控制，支持波束形成和波束转向两种模式，在0.13µm CMOS工艺中实现了低功耗、小面积的相控阵接收机。
▸提出基于注入锁定的双模架构，同时支持波束形成和波束转向两种工作模式，无需传统移相器。
▸利用注入锁定技术实现相位控制，降低了电路复杂度和功耗，适合CMOS工艺集成。