机构

National Tsing Hua University

9 篇

ISSCC 2026Session 2AI / ML16nm FinFET
Po-Yen Lu, Po-Wei Chen, Shau-Hua Yeh, Zhi-Jun Zhang, Yong-Tai Chen, Ting-Yu Wang, Chao-Tsung Huang
该论文提出了一款基于16nm FinFET工艺的变压器扩散模型处理器Tiamat,支持class-conditional DiT-XL/2和text-to-image PixArt-α,实现每步98ms和134ms的图像生成时间。通过分类器无关引导批处理、权重重排序量化和混合微尺度阻塞等创新,显著减少外部内存访问和特征图缓冲区大小,同时保持接近浮点的精度。
分类器无关引导批处理技术,将外部内存访问减少50%。
权重重排序量化,进一步减少37%的外部内存访问。
ISSCC 2025Session 7Wireline I/O28nm CMOS
Yen-Po Lin, Yun-Cheng Jao, Wu-Hung Hsieh, Pen-Jui Peng
本文提出一种28nm CMOS工艺下实现106.25Gb/s PAM-4信号的混合信号接收机,采用3抽头FFE和1抽头推测DFE,通过1+0.5D脉冲整形技术减少切片器数量并缓解时序约束,达到2.06pJ/b的能效。该设计解决了ADC型接收机在较大节点下功耗较高的问题,满足数据中心对高带宽低功耗串行链路的需求。
利用1+0.5D脉冲整形实现PAM-4信号的推测DFE,减少所需切片器数量,降低功耗。
结合3抽头前馈均衡器和1抽头推测判决反馈均衡器,在28nm CMOS下实现106.25Gb/s数据率与2.06pJ/b能效。
ISSCC 2024Session 7Wireline I/O28nm CMOS
Yen-Po Lin*, Pen-Jui Peng*, Chun-Chang Lu, Po-Ting Shen, Yun-Cheng Jao, Ping-Hsuan Hsieh
该论文提出了一种用于极短距离(XSR)应用的112Gb/s PAM-4收发器,采用了时间交错2b/3b ADC和非平衡波特率CDR架构,在28nm CMOS工艺下实现了2.16pJ/b的能效,解决了低损耗信道下高速串行通信的功耗优化问题。
提出时间交错2b/3b ADC结构,在降低ADC分辨率的同时保持采样率,从而节省功耗。
采用非平衡波特率时钟数据恢复(CDR)技术,优化了时钟恢复的功耗和抖动性能。
ISSCC 2023Session 2AI / ML
Kai-Ping Lin, Jia-Han Liu, Jyun-Yi Wu, Hong-Chuan Liao, Chao-Tsung Huang
提出VISTA处理器,用于加速视频和图像的空间/时间插值CNN。该处理器功耗704mW,支持4K-UHD分辨率,解决了高吞吐视频CNN推理的三个设计挑战。
设计了针对视频CNN中时空插值的高效硬件架构,支持VSR和VFI等多种应用。
通过特定的数据流和计算调度,实现了704mW低功耗下4K-UHD实时处理。
ISSCC 2022Session 33Digital Processors
Li-Qun Weng, Li-De Chen, Hao-Chien Cheng, An-You Zheng, Kai-Ping Lin, Chao-Tsung Huang
该论文提出了一种用于双层3D分解显示的光场分解处理器,能够以31fps的帧率处理7×7视角的高清光场,实现全视差裸眼3D观看体验。通过将光场分解为双层显示视图,解决了传统裸眼3D技术在景深、视场角和分辨率之间的权衡问题。
提出了一种高效的光场分解算法,支持7×7视角的高清光场实时处理,帧率达到31fps。
设计了专用的硬件架构,实现了双层LCD显示视图的快速生成,显著降低了计算复杂度和功耗。
ISSCC 2018Session 14Data Converters0.18μm CMOS
Sung-En Hsieh, Chih-Cheng Hsieh
该论文提出了一种工作在0.4V超低电压下的13位270kS/s SAR-ISDM混合模数转换器,通过采用无运放时域积分器解决了传统SAR ADC在高分辨率下受限于DAC失配和比较器噪声的问题,实现了高能效和高精度转换。
提出了一种无运放的时域积分器,用于实现sigma-delta调制中的噪声整形,避免了传统运放带来的功耗和面积开销。
将SAR ADC与增量型sigma-delta调制器(ISDM)结合,通过混合架构在低电压下实现13位分辨率,同时保持低功耗。
ISSCC 2013Session 15Data Converters90nm CMOS
Chang-Yuan Liou, Chih-Cheng Hsieh
本文提出了一种采用电荷平均开关DAC(Charge-Average Switching DAC)的10位SAR ADC,在90nm CMOS工艺下实现0.5至4MS/s的采样率,每转换步能耗仅为2.4至5.2fJ,适用于无线传感器网络和生物医学设备等低功耗应用。该设计通过改进DAC开关策略显著降低了开关能量和SAR控制逻辑功耗,解决了传统SAR ADC中功耗瓶颈问题。
提出电荷平均开关DAC技术,通过重新分配电容充电能量来减少开关切换功耗
实现极低能耗(2.4-5.2fJ/conversion-step),在中等分辨率SAR ADC中达到领先能效
ISSCC 2013Session 13Wireless65nm CMOS
Chang-Ming Lai, Jen-Ming Wu, Po-Chiun Huang, Ta-Shun Chu
本文提出了一种基于65nm CMOS工艺的可扩展直接采样宽带雷达接收机,支持同时数字多波束阵列。该接收机面向脉冲雷达系统,解决了低功率脉冲雷达信号检测和精确定距的挑战。
提出直接采样架构,无需下变频,简化接收机设计并提高宽带性能。
支持可扩展的数字多波束阵列,实现同时多方向探测。
ISSCC 2012Session 6Image Sensors
Meng-Ting Chung, Chih-Cheng Hsieh
提出一种0.5V供电的PWM CMOS图像传感器,采用时间域转换克服低电压下信号摆幅限制,并补偿阈值变化效应。实现了4.95µW超低功耗、82dB动态范围和0.055%固定模式噪声,适用于植入式生物医学设备。
利用脉冲宽度调制(PWM)将光信号转换为时间域,在0.5V超低电压下实现高信号摆幅。
通过电路技术补偿像素间阈值电压变化,将固定模式噪声降低至0.055%。