机构

Northwestern University

8 篇

ISSCC 2026Session 36AI / ML65nm CMOS
A Neural Interface SoC for Smart Glasses with Low-Power Neural Commanding and Efficient LoRA-Enabled On-Chip Learning
Zhiwei Zhong*1, He Yu*1, William McGarry1, Yijie Wei2, Jie Gu1
该论文提出一款用于智能眼镜的65nm神经接口SoC，集成10通道AFE和片上CNN，实现实时EOG/EMG/EEG推理。采用LoRA微调的片上持续学习将可训练参数减少54-77%，并设计超低功耗最近特征神经命令路径以按需唤醒重计算，同时通过分块delta编码和流式流水线减少内存并扩展训练数据2.1倍。
▸采用LoRA微调实现片上持续学习，将可训练参数削减54-77%，显著降低计算开销。
▸设计超低功耗最近特征神经命令路径，仅在需要用户命令时唤醒重计算，降低系统功耗。
Northwestern University, Evanston, IL, 2Texas Instruments, D
ISSCC 2026Session 10Digital Circuits28nm CMOS
Proactive Power Management-Based Supply Regulation with Online Learning for Variation-Tolerant Workload-Aware Droop Mitigation in 28nm CMOS
Xi Chen1, Andrew Liss1, William Covington1, Qiankai Cao1, Yiqi Li1, Kang Wei2, Raveesh Magod3, Muhammad Khellah4, Xin Zh
该论文提出一种主动电源管理方案，结合神经网络电压降管理单元、高速功率转换器和在线学习引擎，在28nm SoC上实现工作负载感知的电压降缓解，有效应对电源分配网络和工作负载变化。实验表明，该方法可将最差情况电压降降低59%，限制调节次数减少48倍，稳压器峰值效率超过91%。
▸提出基于在线学习的主动电源管理架构，实时调整电源调节策略以适应PDN和工作负载变化，克服了传统固定模型的局限性。
▸将神经网络电压降管理单元与高速功率转换器集成，实现快速预测和主动补偿电压降，显著降低性能退化。
Northwestern University, Evanston, IL, 2Texas Instruments, D 59% worst-case droop reduction, 48× throttling reduction, >91% regulator peak efficiency
ISSCC 2024Session 33AI / ML
A Sub-1µJ/class Headset-Integrated Mind Imagery and Control SoC for VR/MR Applications with Teacher-Student CNN and General-Purpose Instruction Set Architecture
Zhiwei Zhong*, Yijie Wei*, Lance Christopher Go, Jie Gu
该论文提出了一款头戴式集成的心像与控制SoC，用于VR/MR应用，采用教师-学生CNN架构实现极低功耗的脑信号解码，每次分类能耗低于1微焦耳。解决了现有VR头显依赖传统摇杆或摄像头手势控制的局限，实现了基于思维想象的直接交互。
▸集成教师-学生CNN架构，实现高能效的脑信号分类，降低计算功耗。
▸将心像（mind imagery）解码功能集成到头戴设备SoC中，实现低延迟、低功耗的脑机接口。
Northwestern University, Evanston, IL Sub-1µJ/class (每次分类能耗<1µJ)
ISSCC 2024Session 20AI / ML
A 28nm Physics Computing Unit Supporting Emerging Physics-Informed Neural Network and Finite Element Method for Real-Time Scientific Computing on Edge Devices
Yuhao Ju, Ganqi Xu, Jie Gu
The demand for real-time computing on edge devices from emerging applications, e.g. AI, has exploded in recent years. Lately, physics-based scientific computing has also drawn significant interests driv
Northwestern University, Evanston, IL
ISSCC 2024Session 2Digital Processors28nm CMOS
A 28nm Physical-Based Ray-Tracing Rendering Processor for Photorealistic Augmented Reality with Inverse Rendering and Background Clustering for Mobile Devices
Shiyu Guo1, Sachin Sapatnekar2, Jie Gu1
该论文提出了一款基于物理的光线追踪渲染处理器，针对增强现实中的逼真渲染需求。通过引入BBOX交点评估器和三角网格交点评估器，将复杂3D对象分段处理，实现了线性可扩展性，平均速度提升13倍，内存开销仅增加5.6%。
▸提出将复杂3D对象分段处理的光线追踪架构，通过BBOX交点评估器和三角网格交点评估器协同工作，在不损失光线追踪效果的前提下提升效率。
▸实现了线性可扩展的渲染时间，相比基线设计平均获得13倍加速，且内存开销仅5.6%。
Northwestern University, Evanston, IL 13× speedup, 5.6% memory overhead
ISSCC 2020Session 31Digital Circuits
A Compute-Adaptive Elastic Clock-Chain Technique with Dynamic Timing Enhancement for 2D PE-Array-Based Accelerators
Tianyu Jia, Yuhao Ju, Jie Gu
该论文提出了一种计算自适应的弹性时钟链技术，用于2D处理元件阵列加速器。通过动态调整时钟链长度，利用计算过程中的时序裕量，提升性能或能效，解决了传统固定时钟周期浪费时序裕量的问题。
▸提出弹性时钟链结构，可根据计算负载自适应调整时钟周期，灵活利用时序裕量。
▸实现动态时序增强，在运行中实时检测并调整时钟链，提升加速器频率或降低电压。
Northwestern University, Evanston, IL
ISSCC 2019Session 19Digital Circuits
A Scalable Pipelined Time-Domain DTW Engine for Time-Series Classification Using Multibit Time Flip-Flops with 140Giga-Cell-Updates/s Throughput
Zhengyu Chen, Jie Gu
提出了一种可扩展的流水线时域动态时间规整（DTW）引擎，采用多比特时间触发器（MTFF）实现高速时间序列分类。解决了传统DTW加速器中单比特操作和固定序列长度的限制，实现了140Giga-C（每秒1400亿次比较）的处理能力。
▸首创流水线时域DTW架构，利用时间域计算代替传统数字逻辑，降低功耗并提高吞吐量。
▸提出多比特时间触发器（MTFF），支持多比特精度的时间差计算，突破单比特操作局限。
Northwestern University, Evanston, IL
ISSCC 2019Session 19Digital Circuits
An Adaptive Clock Management Scheme Exploiting Instruction-Based Dynamic Timing Slack for a GeneralPurpose Graphics Processor Unit with Deep Pipeline and Out-of-Order Execution
Tianyu Jia, Russ Joseph, Jie Gu
该论文提出一种自适应时钟管理方案，通过利用指令级动态时序松弛（DTS）来优化通用图形处理器的频率调节，解决了传统DVFS粒度不足和Razor技术需要额外电路的问题。
▸提出基于指令的动态时序松弛利用方法，实现周期级自适应时钟管理。
▸无需额外错误检测电路，通过指令特征预测时序松弛，提高能效。
Northwestern University, Evanston, IL